10.1 EDK SP1,plbv46_pcie_v2_01_a  – 使用Base System Builder构建Virtex-5 FXT系统时,plbv46_pcie Core无法正常运行-Altera-Intel社区-FPGA CPLD-ChipDebug

10.1 EDK SP1,plbv46_pcie_v2_01_a – 使用Base System Builder构建Virtex-5 FXT系统时,plbv46_pcie Core无法正常运行

问题描述

当在Base System Builder(BSB)中使用时,plbv46_pcie_v2_01_a Core无法在EDK 10.1.1中构建Virtex-5 FXT系统。

通过将MaxPayloadSize从2048字节更改为512字节,修改了plbv46_pcie_v2_01_a中的“plbv46_pcie_pkg.vhd”文件。虚拟通道1(VC1)缓冲区设置为零。这两个变化消除了在FXT部件上使用BSB时的时序问题。

解决/修复方法

要解决此问题,您需要对单个文件进行更改。修复此问题的更正“plbv46_pcie_pkg.vhd”文件位于:

http://www.xilinx.com/txpatches/pub/applications/misc/plbv46_pcie_pkg.zip

解压缩并将“plbv46_pcie_pkg.vhd”文件放在本地“pcore”目录中,如下所示:

<project_directory> / pcores / plbv46_pcie_v2_01_a / HDL / VHDL / plbv46_pcie_pkg

必须在<project_directory> / pcores目录下手动创建这些子目录。

此问题将在EDK 10.1 SP2的下一版本中修复。

请登录后发表评论

    没有回复内容