10.1 SP1 EDK,Microblaze v7.10b  – 与128位PLB总线接口时未定义的BE和wrDBus-Altera-Intel社区-FPGA CPLD-ChipDebug

10.1 SP1 EDK,Microblaze v7.10b – 与128位PLB总线接口时未定义的BE和wrDBus

问题描述

当连接到128位PLB总线时,我看到DPLB接口上的dplb_m_be(4:7)和dplb_m_wrdbus(32:63)在仿真中未定义。

解决/修复方法

当连接128位PLB总线时,这是MicroBlaze DPLB的问题。要解决此问题,请使用64位或32位PLB总线。

此问题将在MicroBlaze v7.10c中修复,将在EDK 10.1 Sp2中发布。

请登录后发表评论

    没有回复内容