适用于PCI Express v3.6的LogiCORE端点 –  Virtex-II Pro x4仿真可降至x1-Altera-Intel社区-FPGA CPLD-ChipDebug

适用于PCI Express v3.6的LogiCORE端点 – Virtex-II Pro x4仿真可降至x1

问题描述

使用Verilog仿真x4 Virtex-II Pro Core时,它会训练为x1链路。当断言trn_lnk_up_n时,通过查看cfg_lstatus [9:4]来指示这一点。

解决/修复方法

在核心仿真模型中未正确应用MCOMMA_10B_VALUE和PCOMMA_10B_VALUE值。该模型是pci_exp_4_lane_64b_ep / v2pro / simulation / verilog目录中的pci_exp_4_lane_64b_ep.v

要解决此问题,请进行以下修改:

在线18829更改:

defparam plm_mgt_GST0.MCOMMA_10B_VALUE = 10’b1100000101;

defparam plm_mgt_GST0.PCOMMA_10B_VALUE = 10’b0011111010;

GT_CUSTOM plm_mgt_GST1(

至:

defparam plm_mgt_GST1.MCOMMA_10B_VALUE = 10’b1100000101;

defparam plm_mgt_GST1.PCOMMA_10B_VALUE = 10’b0011111010;

GT_CUSTOM plm_mgt_GST1(

在线18957更改:

defparam plm_mgt_GST0.MCOMMA_10B_VALUE = 10’b1100000101;

defparam plm_mgt_GST0.PCOMMA_10B_VALUE = 10’b0011111010;

GT_CUSTOM plm_mgt_GST2(

至:

defparam plm_mgt_GST2.MCOMMA_10B_VALUE = 10’b1100000101;

defparam plm_mgt_GST2.PCOMMA_10B_VALUE = 10’b0011111010;

GT_CUSTOM plm_mgt_GST2(

在线19085改变:

defparam plm_mgt_GST0.MCOMMA_10B_VALUE = 10’b1100000101;

defparam plm_mgt_GST0.PCOMMA_10B_VALUE = 10’b0011111010;

GT_CUSTOM plm_mgt_GST3(

至:

defparam plm_mgt_GST3.MCOMMA_10B_VALUE = 10’b1100000101;

defparam plm_mgt_GST3.PCOMMA_10B_VALUE = 10’b0011111010;

GT_CUSTOM plm_mgt_GST3(

在线18829更改:

defparam plm_mgt_GST0.MCOMMA_10B_VALUE = 10’b1100000101;

defparam plm_mgt_GST0.PCOMMA_10B_VALUE = 10’b0011111010;

GT_CUSTOM plm_mgt_GST1(

至:

defparam plm_mgt_GST1.MCOMMA_10B_VALUE = 10’b1100000101;

defparam plm_mgt_GST1.PCOMMA_10B_VALUE = 10’b0011111010;

GT_CUSTOM plm_mgt_GST1(

修订记录

04/16/2008 – 初步发布

请登录后发表评论

    没有回复内容