问题描述
本自述文件答复记录包含10.1 Service Pack的发行说明。
发行说明包括安装说明和已修复问题的列表。
EDK Service Pack是累积的（例如，Service Pack 1中的修补程序也包含在Service Pack 2中）。
注意： EDK 10.1 sp1需要ISE 10.1 sp1或更高版本。
解决/修复方法
笔记：
- 在安装操作期间指定的目标目录必须包含现有的Xilinx EDK安装。
- 在安装Service Pack之前，必须设置Xilinx和Xilinx_EDK环境变量。
适用于Windows用户的 安装说明 http://www.xilinx.com/xlnx/xil_sw_updates_home.jsp Red Hat Linux和Solaris用户的安装说明 http://www.xilinx.com/xlnx/xil_sw_updates_home.jsp
mv EDK_10_1_0xi_ <platform> .zip / home / <staging_dir>
由10.1 Service Pack 1修复的问题
| （Xilinx答复30799） | 10.1 EDK – 如何在EDK工具中安装处理器IP核的补丁？ |
| （Xilinx答复30830） | 10.1 EDK SP1，plbv46_pcie_v2_01_a – 使用Base System Builder构建Virtex5_FXT系统时，plbv46_pcie核心失败时序 |
| （Xilinx答复30831） | 10.1 EDK SP1 – xps_ll_temac_v1_01_a，目前没有TCL / DRC来确保PHY类型和使用的PORT之间 |
| （Xilinx答复30833） | 10.1 EDK SP1，ppc440mc_ddr2_v1_01_a – 用于16位和32位存储器接口的MPD文件中的端口宽度设置不正确 |
| （Xilinx答复30188） | 10.1 EDK和EDK 10.1 SP1，xps_ll_temac_v1_01_a – 启用时暂停数据包导致TEMAC拒绝数据包为“坏”，并且后面的任何有效数据包都被拒绝 |
| （Xilinx答复30835） | 10.1 EDK和10.1 EDK SP1，ppc440mc_ddr2_v1_00_a，ppc440mc_ddr2_v1_01_a – 写入事务期间，在某些电压和温度条件下写入数据不正确 |
| （Xilinx答复30706） | 10.1 EDK – “错误：Xst：1617 – 处理TIMESPEC TS_ASYNC_FIFO_ccx2mb_0_to_microblaze_0：用户TIMEGRP ……” |
| （Xilinx答复30707） | 10.1 EDK – “错误：MDT – 参数C_NUM_OFFCHIP_SS_BITS的值为5，不会下降……” |
| （Xilinx答复30708） | 10.1 EDK – 时钟发生器不生成具有所需时钟频率的时钟 |
| （Xilinx答复30709） | 10.1 EDK – “错误：LIT：141 – DCM符号DCM_INST的CLK90，CLK270，CLK2X和CLK2X180” |
| （Xilinx答复30710） | 10.1 EDK – “错误：MDT – 无法加载XMP文件” |
| （Xilinx答复30711） | 10.1 EDK – “**错误：（vsim-8346）xps_most_nic.vhd（565）” |
| （Xilinx答复30712） | 10.1 EDK – “**错误：（vsim-8346）xps_usb2_device.vhd（426）” |
| （Xilinx答复30298） | 10.1 EDK – 运行compedklib为NCSim创建仿真库后，我无法运行仿真 |
| （Xilinx答复30773） | 10.1 EDK – “**错误：（vsim-8346）mpmc_ctrl_if.vhd（499）：找不到VHDL组件端口，因为Verilog端口’MPMC_Clk’已映射到扩展标识符’\ MPMC_Clk \’” |
| （Xilinx答复30550） | 10.1 EDK – 当我将GDB连接到PPC440时，会发生错误：“错误：插槽上没有数据” |
| （Xilinx答复30774） | 10.1 EDK – 时钟发生器使用不必要的DCM |
| （Xilinx答复30040） | 10.1 EDK – 创建/导入外围器件（CIP）向导的ISE项目为空 |
| （Xilinx答复30776） | 10.1 EDK – SDK在定位PPC440时无法下载ppc_bootloop.elf |
| （Xilinx答复30777） | 10.1 EDK – Linux 2.6 MLD v1.00c无法正确启用lltemac支持 |
| （Xilinx答复29791） | 10.1 EDK – 解决了TEMAC和Ethernet Lite问题 |
| （Xilinx答复30274） | 10.1 EDK – 为PPC440下载VxWorks映像不起作用 |
| （Xilinx答复30456） | 10.1 EDK – “错误：MDT – 执行Cygwin检查时出错……” |
| （Xilinx答复30402） | 10.1 EDK – XMD -cable Xilinx_platformusb在使用USB下载线时无法连接 |
| （Xilinx答复30778） | 10.1 EDK – “错误：在system_xplorer.rpt中找不到BestRun” |
| （Xilinx答复30271） | 10.1 EDK – GCC错误：“/ cygdrive / c / Temp / ccIhdfRf.s：20：错误：使用小数据读写锚来访问变量，但它不在小数据读写部分中” |
在MPMC v4.01.a中修复
| （Xilinx答复30459） | 9.2i EDK，MPMC v3.00b – MPMC无法在双DIMM设置中更正断言CS_n |
| （Xilinx答复29993） | 9.2i EDK，MPMC v3.00b – 如何创建双列/双DIMM MPMC设计？有什么限制会导致它失败？ |
| （Xilinx答复30454） | 9.2i EDK，MPMC v3.00b – 性能监视器中的全局周期计数器依赖于错误的时钟 |
| （Xilinx答复30379） | 10.1 EDK，MPMC v4.00.a – “错误：MDT ..自动计算的高地址溢出32位地址空间” |
| （Xilinx答复30334） | 10.1 EDK，MPMC v4.00.a – 找不到MIG /mig21/user_design/rtl/mig21.v用于Virtex-5 DDR2设计 |
| （Xilinx答复29261） | 10.1 EDK，MPMC v4.00.a – 如何将Virtex-5 DDR2 MPMC v3设计升级到MPMC v4？ |
| （Xilinx答复23560） | 10.1 EDK，MPMC v4.00.a – 错误“cp：复制多个文件，但最后一个参数`system_v4.ucf.tmp3’不是目录” |
| （Xilinx答复30206） | 10.1 EDK，MPMC v4.00.a – PIM <Port_Num> _RdModWr的数据表文档不正确 |
| （Xilinx答复30234） | 10.1 EDK，MPMC v4.00.a – 在校准第二级时不执行刷新 |
| （Xilinx答复30330） | 10.1 EDK，MPMC v4.00.a – MPMC SDMA时序图不正确 |
| （Xilinx答复30132） | 10.1 EDK，MPMC v4.00.a – 错误：“mpmc_ecc_example.c：318：错误：InterruptController未声明” |
| （Xilinx答复30133） | 10.1 EDK，MPMC v4.00.a – 当PIM_RdFifo_Flush被置位时，NPI PIM_RdFifo_Empty信号错误地变为低电平 |
| （Xilinx答复29852） | 10.1 EDK，MPMC v4.00.a – 在CUSTOM部件选择中，MPMC GUI中的内存详细信息未更新 |
由10.1 Service Pack 2修复的问题
| （Xilinx答复30967） | 10.1 EDK – Base System Builder（BSB）未正确配置软核TEMAC |
| （Xilinx答复30968） | 10.1 EDK – Base System Builder（BSB）未正确连接DDR2的第二个MPMC |
| （Xilinx答复30324） | 10.1 EDK-PHY中断输入引脚未在ML410的Base System Builder（BSB）中连接 |
| （Xilinx答复30669） | 10.1 EDK – USB连接的大容量存储器件在我的嵌入式Linux项目中不会显示为驱动器 |
| （Xilinx答复30974） | 10.1 EDK – 为什么我无法选择在双处理器系统中初始化我的Block RAM？ |
| （Xilinx答复30685） | 10.1 EDK – 选择Virtex-5 FXT器件时，为什么IP目录为空？ |
| （Xilinx答复30643） | 10.1 EDK – “ERROR ::无法找到库chipscope_plbv46_iba_v1_01_a” |
| （Xilinx答复30642） | 10.1 EDK – 为什么即使设置use_bufg = false，chipscope_icon_v1.02a也会使用BUFG？ |
| （Xilinx答复30225） | 10.1 EDK – 当我尝试为PPC440配置文件时，LibGen在_profile_timer_hw.c中给出了错误 |
| （Xilinx答复30155） | 10.1 EDK – 如何为lwIP 3.00.a初始化网络接口？ |
| （Xilinx答复25025） | 10.1 EDK – 如果在IOCM中分配.vectors部分，我的设计不起作用 |
| （Xilinx答复30708） | 10.1 EDK – 时钟发生器不生成具有所需时钟频率的时钟 |
| （Xilinx答复31061） | 10.1 EDK – MPMC v4配置IP GUI不会为器件显示正确的DQS和DM值 |
| （Xilinx答复30960） | 10.1 EDK – “警告：MDT – 参数clock_generator_0的值：C_DCM0_CLKIN_PERIOD – 未在MHS中指定” |
| （Xilinx答复30890） | 10.1 EDK – 时钟发生器版本2.01.a在仿真期间不输出时钟信号 |
| （Xilinx答复30979） | 10.1 EDK – 我的以太网与lwIP在打印出“Rx数据包被拒绝”消息后停止响应 |
| （Xilinx答复31180） | 10.1 EDK – BSB为Spartan-3A入门套件创建了错误的地址 |
| （Xilinx答复30898） | 10.1 EDK – PLBv46主突发v1.00a – 为每个奇数字地址读回不正确的数据 |
| （Xilinx答复30967） | 10.1 EDK – 当ppc440_mc_ddr2 DWIDTH小于64位时，Platgen错误输出 |
| （Xilinx答复30834） | 10.1 EDK SP2 – xps_ll_temac_v1_01_a，暂停数据包后面的任何有效数据包都被temac拒绝 |
| （Xilinx答复31182） | 10.1 EDK SP2，xps_can_v1_00_a – 数据表指示Virtex-4器件支持。但是，它没有在’mpd’中列出支持 |
| （Xilinx答复31187） | 10.1 EDK SP2 – linux_2_6_v1_01_b MLD中缺少spi_v1_12_a驱动程序支持 |
| （Xilinx答复31188） | 10.1 EDK SP2，microblaze_v7_10_b – 在停止并继续调试时，Linux可能会崩溃或冻结MicroBlaze |
| （Xilinx答复31189） | 10.1 EDK SP2，microblaze_v7_10_b – 当C_DCACHE_ALWAYS_USED = 1时，数据缓存中的旧内容可能导致MicroBlaze挂起 |
| （Xilinx答复31190） | 10.1 EDK SP2，xps_ll_temac_v1_01_a – 使用SGMII，当在Virtex-4中为MGT使用125 MHz参考时钟时，MGT PLL不会锁定 |
| （Xilinx答复31191） | 10.1 EDK SP2，xps_ethernetlite_v2_00_a – bdd中缺少Virtex-II Pro支持 |
| （Xilinx答复31193） | 10.1 EDK SP2，ppc440mc_ddr2_v1_01_a – 由于MPD文件更新导致的主要版本号更改 |
| （Xilinx答复31179） | 10.1EDK SP2，apu_fpu_virtex5_v1_00_a – 启用FPU异常可能导致数据损坏或处理器挂起 |
| （Xilinx答复31181） | 10.1 EDK SP2，apu_fpu_virtex5_v1_00_a – 在高性能FPU变体中，当C_USE_RLOCS = 1时XST综合错误输出 |
在MPMC v4.02.a中修复
| （Xilinx答复29737） | 9.2i EDK，MPMC v3.00a – MPMC的预期性能是什么？ |
| （Xilinx答复30899） | 10.1 EDK，MPMC v4.01.a – “错误：约束系统：58 – 约束……与任何设计对象都不匹配”“ |
| （Xilinx答复30904） | 10.1 EDK，MPMC v4.00.a – 当使用C_PIM <Port_Num> _OFFSET时，NPI访问不访问正确的地址 |
| （Xilinx答复30819） | 10.1 EDK，MPMC v4.01.a – ECC访问不遵守NPI_RdModWr信号 |
| （Xilinx答复30921） | 10.1 EDK，MPMC v4.01.a – “MPMC_Idelayctrl_Rdy_O信号不包含MPMC_Idelayctrl_Rdy_I信号” |
| （Xilinx答复30922） | 10.1 EDK，MPMC v4.01.a – 使用控制端口时，PLB PIM无法正常工作 |
| （Xilinx答复30926） | 10.1 EDK，MPMC v4.01.a – MPMC块RAM写入FIFO在2x 64字占用后损坏数据 |
| （Xilinx答复30836） | 10.1 EDK，MPMC v4.01.a – SDMA控制端口无法正常工作 |
| （Xilinx答复30773） | 10.1 EDK – “**错误：（vsim-8346）mpmc_ctrl_if.vhd（499）：找不到VHDL组件端口，因为Verilog端口”MPMC_Clk“已映射到扩展标识符”\ MPMC_Clk \“” |
| （Xilinx答复30925） | 10.1 EDK，MPMC v4.01.a – MPMC C_SIM_SKIP_INIT始终处于活动状态，违反了DDR / DDR2 200us初始化时间 |
| （Xilinx答复30924） | 10.1 EDK，MPMC 3.00.b – “错误：MDT – mpmc_v2_1_0.mpd std_logic_vector类型的参数C_MEM_REDUCED_DRV的值必须以前缀0x或0b开头” |
| （Xilinx答复31208） | 10.1 EDK，MPMC v4.00.a – Spartan-3 BSB设计难以满足时序要求 |
10.1 Service Pack 3修复的问题
| （Xilinx答复31227） | 10.1 EDK – Platgen错误“JTAGPPC_CNTLR上端口jtgc405tdi0的连接是单端的” |
| （Xilinx答复31222） | 10.1当数据段放入DDR2内存时，EDK – 基本系统生成器（BSB）生成的ML507 TestApp_Peripheral失败 |
| （Xilinx答复31560） | 10.1 EDK – “错误：MDT – C_MEM_CAS_LATENCY0（mpmc） – 错误：没有找到合适的CAS延迟时钟频率：125.0 MHz” |
| （Xilinx答复31067） | 10.1 EDK – 使用G ++（C ++）for PowerPC 440给出错误“未定义的引用`XCache_EnableICache（unsigned int）” |
| （Xilinx答复31192） | 10.1 EDK – 为什么在Spartan-3A DSP器件中使用软乘法器功能，即使我在MicroBlaze中使用mul32？ |
| （Xilinx答复31278） | 10.1 EDK – 安装Service Pack 2后，为什么PetaLinux和BlueCat的图像创建失败？ |
| （Xilinx答复31559） | 10.1 EDK – 为什么在MicroBlaze系统上进行性能分析时，我没有得到任何时间数据？ |
| （Xilinx答复31441） | 10.1 EDK – 为什么lwIP库总是假设我将使用我的第一个PHY？ |
| （Xilinx答复30889） | 10.1 EDK – USB连接的大容量存储器件在我的嵌入式VxWorks项目中不会显示为驱动器 |
| （Xilinx答复31259） | 10.1 EDK – “FATAL_ERROR：GuiUtilities：Gq_Application.c：590：1.20” |
| （Xilinx答复31374） | 10.1 EDK – 从DOS启动Xbash shell将DOS提示符与bash提示混合 |
| （Xilinx答复31238） | 10.1 EDK – 在自定义pcores中使用EDK用户存储库时出现XMD错误 |
| （Xilinx答复31565） | 10.1 EDK – XMD给出了分段错误 |
| （Xilinx答复31621） | 10.1 EDK – 为什么在修改ChipScope内核后无法重新生成我的EDK系统？ |
| （Xilinx答复31656） | 10.1 EDK – agilent_atc2核心找不到ChipScope安装 |
| （Xilinx答复31688） | 10.1 EDK SP3，xps_most_nic_v1_00_b – 这个最新的内核增加了PLL监控逻辑，用于识别错误的PLL锁定并向IDT外部PLL发出外部复位 |
| （Xilinx答复31182） | 10.1 EDK SP2，xps_can_v1_00_a – 数据表显示Virtex-4器件中的“支持”。但是，它不会在“mpd”中列为支持 |
| （Xilinx答复31532） | 10.1 EDK SP3，plbv46_pcie v3.00.a – 最新的“plbv46_pcie v3.00.a”核心修复了PLBv46_PCIe网桥版本v1.00.a，v2.00.a，v2.01.a和v2.01的许多问题.B |
| （Xilinx答复31431） | 10.1EDK SP3，plbv46_pcie_v3_00_a – plbv46 PCIe桥的未加密（VHDL / Verilog）源代码 |
| （Xilinx答复31446） | 10.1 EDK，ppc440mc_ddr2 – 如何使用ppc440mc_ddr2信号MI_MCCLKDIV2？ |
| （Xilinx答复31447） | 10.1 EDK，ppc440mc_ddr2 – MI_MCRESET信号是否需要是外部输入？ |
| （Xilinx答复31695） | 10.1 EDK SP3，xps_ethernetlite_v2_00_b – 这个最新的战术补丁支持Virtex-4 Q和Virtex-4 QR器件并修复postPar仿真 |
| （Xilinx答复31700） | 10.1 EDK SP3，xps_ll_fifo_v1_01_a – 此最新版本修复了XPS LL FIFO错误解释数据的问题 |
| （Xilinx答复30919） | 10.1 EDK – SysMon_v1_00_a – xps_sysmon_adc_v1_00_a的SysMon SW驱动程序不启用多个校准启用。 |
| （Xilinx答复31241） | 10.1 EDK，XPS LL TEMAC v1.01a – 在RGMII模式下，发送数据在上升沿驱动 |
| （Xilinx答复31253） | 10.1 EDK，MPMC v4.00.a – “警告：ParHelpers：198 – 一个或多个”精确“模式定向布线…未成功布线” |
| （Xilinx答复30134） | 10.1 EDK，MPMC v4.00.a – 如何将具有多个MPMCv3 MIG内核的设计升级到MPMCv4？ |
| （Xilinx答复31445） | 10.1 EDK，MPMC v4.00.a – ncelab：* F，CUMSTS：一个或多个模块上缺少时间刻度指令 |
| （Xilinx答复31268） | 10.1 EDK，MPMC v4.01.a – 禁用读取路径FIFO时MPMC挂起 |
| （Xilinx答复31443） | 10.1 EDK，MPMC v4.00.a – 错误：ConstraintSystem：58 – 约束<INST … data_tap_inc_1 *“AREA_GROUP = data_tap_gp1;>与任何设计对象都不匹配 |
| （Xilinx答复31444） | 10.1 EDK，MPMC v4.00.a – 使用Virtex-4 DDR / DDR2 PHY进行仿真时，MPMC校准失败 |
| （Xilinx答复31286） | 10.1 EDK，MPMC v4.02.a – “错误：约束系统：58 – 约束与任何设计对象都不匹配” |
| （Xilinx答复30933） | 10.1 EDK，MPMC v4.01.a – 使用SDR SDRAM PHY时，DM-Pins始终为高电平且写入时DQ不正确 |
| （Xilinx答复31159） | 10.1 EDK，MPMC v4.00.a – Chipselect（CS）对Spartan-3断言太迟，因为预充电成功 |
| （Xilinx答复31157） | 10.1 EDK，MPMC v4.00.a – 其他PMCLR寄存器值是什么？如何清除死区和全局循环计数器？ |
没有回复内容