10.1 EDK  – 当ppc440_mc_ddr2 DWIDTH小于64位时,Platgen错误输出-Altera-Intel社区-FPGA CPLD-ChipDebug

10.1 EDK – 当ppc440_mc_ddr2 DWIDTH小于64位时,Platgen错误输出

问题描述

当我尝试使用PowerPC和32位DDR2接口为Virtex-5 FXT生成XPS设计时,PlatGen的错误如下所示。

在ppc440mc_ddr2控制器中选择32位的外部数据宽度似乎迫使它使用与ppc440的64位连接。但是,ppc440需要128位宽的连接,如MPD文件中的硬编码:

端口MCMIREADDATA = MCMIREADDATA,DIR = I,VEC = [0:127],BUS = PPC440MC

端口MIMCWRITEDATA = MIMCWRITEDATA,DIR = O,VEC = [0:127],BUS = PPC440MC

端口MIMCBYTEENABLE = MIMCBYTEENABLE,DIR = O,VEC = [0:15],BUS = PPC440MC

如何使用小于64位宽的外部存储器接口创建设计?

解决/修复方法

此问题已在最新的10.1 Service Pack中修复,可从以下位置获得:

http://www.xilinx.com/xlnx/xil_sw_updates_home.jsp

请登录后发表评论

    没有回复内容