LogiCORE以太网1000BASE-X PCS / PMA或SGMII v9.1 – Virtex-5 GTX VCS Verilog功能和时序仿真错误输出且无法完成

问题描述

Virtex-5 GTX VCS verilog功能和时序仿真错误输出并未完成。这仅影响使用GTX的仿真。它不会影响使用Virtex-5 GTP或Virtex-4 GT11仿真的仿真。

解决/修复方法

要在simulation / functional / simulate_vcs.sh中修复功能仿真的这个问题，请更改以下行：

$ Xilinx / virtex5 / smartmodel / lin / wrappers / vcsmxverilog / GTX_DUAL_SWIFT.v \

至：

$ Xilinx / smartmodel / lin / wrappers / vcsmxverilog / GTX_DUAL_SWIFT.v \

要在simulation / timing / simulate_vcs.sh中解决此问题以进行时序仿真，请更改以下行：

$赛灵思/ SmartModel的/ LIN /包装/ vcsmxverilog / GTP_DUAL_SWIFT.v

至：

$赛灵思/ SmartModel的/ LIN /包装/ vcsmxverilog / GTX_DUAL_SWIFT.v