IP-DSP  – 当使用ISE仿真器,NC-Sim与CIC编译器,DDS编译器或Sine CoSine LUT IP时,为什么行为仿真和翻译后仿真之间存在不匹配?-Altera-Intel社区-FPGA CPLD-ChipDebug

IP-DSP – 当使用ISE仿真器,NC-Sim与CIC编译器,DDS编译器或Sine CoSine LUT IP时,为什么行为仿真和翻译后仿真之间存在不匹配?

问题描述

当使用ISE仿真器,NC-Sim与CIC编译器,DDS编译器或Sine CoSine LUT IP时,为什么行为仿真和翻译后仿真之间存在不匹配?

另外,为什么在使用ModelSim时不会出现这些不匹配?

解决/修复方法

此问题是由浮点到整数转换函数引起的,该函数在以下核心列表的行为模型中使用。可以通过多种方式解释此功能的IEEE标准。因此,取决于使用哪个仿真器,如何执行舍入存在差异。这些内核在ModelSim中按预期工作,但在ISE Simulator或NC-Sim中没有。

CIC编译器v1.0

DDS编译器v1.1

DDS编译器v2.0

正弦CoSine查找表(Sin Cos LUT)v4.0

正弦CoSine查找表(Sin Cos LUT)v4.1

正弦CoSine查找表(Sin Cos LUT)v4.2

正弦CoSine查找表(Sin Cos LUT)v5.0

有关LogiCORE级联积分梳状编译器(CIC编译器)发行说明和已知问题的详细列表,请参阅(Xilinx答复29297)

有关LogiCORE直接数字编码器编译器(DDS编译器)发行说明和已知问题的详细列表,请参阅(Xilinx答复29976)

有关LogiCORE正弦余弦查找表(Sin Cos LUT)发行说明和已知问题的详细列表,请参阅(Xilinx答复30162)

请登录后发表评论

    没有回复内容