10.1时序分析器 – 存在REFERENCE_PIN关键字时OFFSET OUT约束的总线偏差报告不正确-Altera-Intel社区-FPGA CPLD-ChipDebug

10.1时序分析器 – 存在REFERENCE_PIN关键字时OFFSET OUT约束的总线偏差报告不正确

问题描述

存在REFERENCE_PIN关键字时OFFSET OUT约束的总线偏差报告不正确。

解决/修复方法

此问题已在最新的10.1 Service Pack中修复,可在以下位置获得:

http://www.xilinx.com/support/download/index.htm

注意:请记住将参考引脚放入OFFSET约束的焊盘时间组中。如果参考引脚不在OFFSET约束的焊盘时间组中,OFFSET表会报告不正确的偏斜值。

请登录后发表评论

    没有回复内容