9.2i Virtex-5 MAP  –  BRAM上的INIT值在与FIFO相同的组件中被分配为零-Altera-Intel社区-FPGA CPLD-ChipDebug

9.2i Virtex-5 MAP – BRAM上的INIT值在与FIFO相同的组件中被分配为零

问题描述

关键字:RAM18,RAMB36,FIFO

当RAM18与RAMB36组件中的FIFO打包在一起时,我的RAM18的INIT值都设置为零。

当我将存储器锁定到不同的位置时,BRAM的INIT值被正确分配。为什么会这样?

解决/修复方法

这是一个Map打包错误,当包装在与FIFO相同的RAM组件中时,BRAM的INIT值会被破坏。此问题将在ISE版本10.1 SP2中修复。

同时,通过将BRAM和FIFO实例锁定到不同的站点,或者通过使用阻止BRAM和FIFO打包在一起的任何打包约束,可以避免该问题。

请登录后发表评论

    没有回复内容