Virtex-4 RocketIO向导v1.6  –  10.1的发行说明和已知问题-Altera-Intel社区-FPGA CPLD-ChipDebug

Virtex-4 RocketIO向导v1.6 – 10.1的发行说明和已知问题

问题描述

本发行说明和已知问题答复记录适用于Virtex-4 RocketIO向导v1.6,包含以下信息:

– 新功能

– Bug修复

– 已知的问题

解决/修复方法

新功能

– ISE 10.1设计工具支持

– 添加了生产步骤1的硅版本文件

Bug修复

– 从向导中出现可能的复位故障 – 从编译到编译,某些通道可靠工作,而某些通道则无法工作。即使重新配置,重启电源或重置器件,这些故障通道仍将失效。请参阅(Xilinx答复25469)

– 为8字节模式添加了GT11_INIT_TX的特殊复位注意事项,并在用户指南中进行了说明。

已知的问题

– 由于某些参考时钟周期的舍入问题,GT11 SmartModel将产生RX Disparity错误。如果在仿真中,MGT包装器成功锁定但显示大量差异错误,则编辑testbench / example_tb.v(hd)并将REFCLK周期递增或递减0.01。例如,光纤通道2x和4x就是这种情况,其中refclk周期必须从4.71 ns更改为4.7 ns。

– 仿真中不支持OOB信令。

– 示例设计目前不包括用于演示通道绑定和时钟校正的块。

– 将逗号对齐(向导页面4)设置为小于数据路径宽度允许传入数据与多个位置对齐。示例设计不考虑这一点,即使正确接收数据,也可能表示错误。

– 示例设计几乎不支持CRC。包装器将配置CRC块,但是需要额外的工作来测试和连接逻辑。

– 在第3页的向导中选择“无编码”或“无解码”时,请小心使用硅版本支持的运行长度。

– 使用TX和RX的不同数据宽度的配置的示例设计可能不起作用。

– 在同一MGT上使用不同线路速率进行TX和RX的配置尚未经过全面测试,可能无法正常工作。

– 向导页面2(放置自定义)允许在ff672包中的xc4vfx60上选择未绑定的MGT。 MGT X0Y0,X0Y1,X1Y0和X1Y1未连接到外部引脚。

– 多个协议文件(如XAUI)可能无法打开某些软件包中所有必需的MGT。如果您的包装器缺少通道,请重新安装您的包装器并在向导上选择所需的MGT,第2页。

请登录后发表评论

    没有回复内容