10.1安装 – ISE Service Pack发行说明（README）

问题描述

适用于Windows用户的 安装说明 http://www.xilinx.com/xlnx/xil_sw_updates_home.jsp Red Hat Linux和Sun Solaris用户的安装说明 http://www.xilinx.com/xlnx/xil_sw_updates_home.jsp 例如 ：

解决/修复方法

10.1 ISE Service Pack 架构向导中解决的问题 （Xilinx答复20317） 10.1 CORE生成器 – 无法选择汽车Spartan-3A DSP器件的时钟向导配置 （Xilinx答复30102） 9.2i iMPACT – Spartan-3A DSP入门套件板，间接BPI操作错误（Xilinx答复30450） 10.1 iMPACT – 为XCFxxP PROM生成SVF时，会出现以下消息：“操作未成功完成” （Xilinx答复30127） 9.2i – iMPACT – 使用“自动”时出现错误在ISE中生成PROM或ACE文件“选项（Xilinx答复30128） 10.1 iMPACT – 从ISE运行”生成目标PROM / ACE文件“时出现”错误：比特流：99“ （Xilinx答复30212） Spartan-3AN – In的已知问题-Systeman -3AN系统编程（ISP）通过SVF文件（Xilinx答复30184） 10.1 iMPACT – “警告：iMPACT：923 – 找不到电缆，检查电缆设置” （Xilinx答复30445） 10.1 iMPACT – 没有选项将我的Pl​​atform Flash编程为Configura硕士（Xilinx答案30382）平台电缆USB安装 – 在Linux上安装电缆驱动程序时系统出现内核恐慌（Xilinx答复30476） 10.1 iMPACT – CoolRunner-II的读回文件不正确（Xilinx答案30914） 10.1 iMPACT – “错误：iMPACT ：2855 – 添加器件失败。“ （Xilinx答复30918） 10.1 iMPACT – 工具报告“空白检查”已通过，但SPI器件中有数据（Xilinx答复30843） 10.1 iMPACT – 我在尝试时看到“FATAL_ERROR：GuiUtilities：Gq_Application.c：590：1.20”生成XSVF文件（Xilinx答复30399） 10.1 iMPACT – 当我尝试回读XC9572xl CPLD时出现“回读文件失败”消息（Xilinx答复31204） 10.1 iMPACT – 当我分配<file_name> .RBT或<file_name时> .bit文件到我的Spartan-3A器件我不能选择编程属性在SVF模式下（Xilinx答案30983） 10.1 ChipScope Pro – 当我使用CseJTAG和CseJtag_shiftDeviceDR时，最后一位移出的位总是0 （Xilinx答案31097） 10.1 iMPACT – 默认情况下，并发模式在GUI中为ON且无法禁用（Xilinx答复31206） 10.1 iMPACT – 当我更新现有MCS文件以进行直接SPI配置时，影响不会加载新文件（Xilinx答复31628） 10.1 iMPACT -当我创建一个SVF a .isc文件来编程CoolRunner-I我的器件，当我播放它时，我收到“错误：iMPACT – 失败的ScanDR：TDO与预期的TDO不匹配” （Xilinx答复31281） 10.1 BitGen，Spartan-3A / N / DSP – 1532编程文件（.isc）生成错误（Xilinx答复30956） Virtex-4配置 – IEEE 1532编程流程不编程器件时序和约束 （Xilinx答复30367） 10.1约束编辑器 – DDR OFFSET IN / OUT向导对上升和下降沿元件使用FALLING关键字，以及pad timegrp name包含额外字母（Xilinx答案30469） 10.1时序分析器/ Spartan-3A DSP – DCM_SP未正确转换周期约束（Xilinx答复30461） 10.1约束编辑器 – 在“ClK to Pad”中创建寄存器组或“Pad to Setup”生成错误的语法（Xilinx答复30335） 10.1时序分析器/约束编辑器/布局规划编辑器/ PACE – 通过命令行启动会导致多个问题（崩溃到不正确的文件） （Xilinx答复29999） 10.1约束编辑器 – 新的放置/输出向导对话框未显示填充时间组（Xilinx答复30370） 10.1约束编辑器 – OFFSET IN（时钟到设置）向导不提供“ns”作为有效值（Xilinx答复30365） 10.1时序分析 – FROM中的错误保持违规：TO / OFFSET IN约束（Xilinx答复30358） 10.1时序约束 – 没有要求的OFFSET OUT导致“错误：包：1653” （Xilinx答复30837） 10.1时序约束 – 上升/下降关键字中的新OFFSET忽略分析中的DCM阶段（ Xilinx答复30838） 10.1约束编辑器 – 未创建OFFSET OUT约束（Xilinx答复30839） 10.1约束编辑器 – 交换UCF并不总是正确地重新加载编辑器内容（Xilinx答复30840） 10.1时序分析器 – 不报告设置的故障路径错误（Xilinx答复31105） 10.1约束系统 – TNM约束应用不正确（Xilinx答复29998） 10.1约束编辑器 – 焊盘组错误地列在“输入寄存器组”下（Xilinx答复31090） 10.1 Con straint Editor-约束不写入UCF文件（Xilinx答复31091） 10.1约束编辑器 – 修改某些现有的杂项约束后无法保存约束（Xilinx答复31102） 10.1约束编辑器 – 当“TIMESPEC名称”和“参考TIMESPEC名称”出现时崩溃在“慢速/快速异常”选项卡下保持相同（Xilinx答复31104） 10.1约束编辑器 – 无法使用约束编辑器创建NET OFFSET约束（Xilinx答复31123） 10.1约束编辑器 – 用户通知两次使用Project Navigator更新项目（Xilinx答案30622） 10.1时序分析 – 使用具有OFFSET OUT约束的REFERENCE PIN关键字不报告数据手册中的总线偏差（Xilinx答复30623） 10.1时序分析器 – 存在时OFFSET OUT约束的总线偏差报告REFERENCE_PIN关键字不正确（Xilinx答复30624） 10.1时序分析器 – OFFSET OUT约束的负松弛值导致“无效的Slack Equa” “对话框（Xilinx答案30650） 10.1i时序分析器 – ”FATAL_ERROR：TimingToolsC：Port_Main.h：143：1.13.2.3 – 此应用程序发现了一个异常情况“ （Xilinx答复31092） 10.1时序分析器 – 它报告了崩溃分段故障错误（Xilinx答复31093） 10.1时序分析器 – 未正确分析GTOUT时钟TXOUTCLK0和TXOUTCLK1 （Xilinx答复31094） 10.1时序分析器 – “FATAL_ERROR：时序：bastwgraphedit.c：2262：1.36.2.4，具有多个FROM：TOs” （Xilinx答复31113） 10.1时序分析器 – 我无法从时序分析器到实际布局图（FPI）或几个新器件的Schematic查看器（Xilinx答复31114）进行交叉校验.10.1时序分析器 – 用于布局规划的上下文菜单交叉探测链路（FPI）和已翻译netlisd视图显示为灰色（Xilinx答复31106） 10.1时序分析器 – 使用TA打开旧项目调用多个消息以使用项目导航器更新项目（Xilinx答复31124） 10.1时序分析器 – S未指定TWX文件时启动tandalone版本（Xilinx答复31527） 10.1约束编辑器 – 逐个元件类型未列出“HSIO”，“CPU”，“MULT”，“DSP”和“OTHER”作为选项（Xilinx答案） 31525） 10.1约束编辑器 – 尝试删除慢/快异常约束时崩溃（Xilinx答复31526） 10.1约束编辑器 – 输出IO（时钟到焊盘）向导将不允许使用OK按钮（Xilinx答复31524） 10.1约束编辑器- 尝试输入电压时发生致命错误（Xilinx答复31109） 10.1增量设计/时序 – 时序约束更改导致重新实现分区（Xilinx答复30464） 10.1i时序分析器 – “路径跟踪”选项卡不显示reg_sr_r或reg_sr_o此设计（Xilinx答复30369） 10.1约束系统 – 约束语法问题缺少错误编号和UCF行号（Xilinx答复30460） 10.1i时序分析器/布局规划编辑器 – 使用未更新的NCD进行交叉探测显示正确的路径（Xilinx答复31522） 10.1 TRCE，时序分析器 – Spartan-3E中的Tbxcy值被过度报告（Xilinx答复31530） 10.1时序分析器 – 链路在时序报告的“时间表表”部分中不起作用（Xilinx答复31124） 10.1时序分析器 – 未指定TWX文件时启动独立版本（Xilinx答复31529） 10.1 TRCE – MAP发出错误，指出由于组件延迟而无法满足时序（Xilinx答复31276） 10.1.02时序分析器 – 报告的时钟偏差不正确（Xilinx答案30335） 10.1时序分析器/约束编辑器/布局规划编辑器/ PACE – 通过命令行启动会导致多个问题（崩溃到不正确的文件） Coregen （Xilinx答复30856） 10.1核心生成器 – 如果选择EDIF作为网表输出，则不会创建ChipScope核心type （Xilinx答复30528） 10.1核心生成器 – 在Windows NT64，Vista64 （Xilinx答案30613）上无法正确显示CIC和FIR滤波器图形10.1核心生成器 – 错误：sim – CreateVHDLStructura lModel：无法读取S：/coregen/tmp/_cg/srio_v4_1/rio_log_io_v4_1.ngc (Xilinx答复30515） 10.1核心生成器 – 项目目录中的空格会导致“错误：coreutil – 无法生成输出产品” （Xilinx答复30196） 10.1 CORE Generator – ？错误：sim – NgdBuild：15 – 缺少“-p”选项，没有可用的目标架构！“ （Xilinx答复30515） 10.1 CORE生成器 – 项目目录中的空白区域导致”ERROR：coreutil – 无法生成输出产品“ （Xilinx答复31640） 10.1核心生成器 – CAM核心的COE文件目前不支持”X​​“或”U“字符（Xilinx答复31428） 10.1 ChipScope Pro – ”错误：sim – DoQuickCopy：无法执行xlicmgr.exe “ 布局 规划 编辑器 （Xilinx答复30278） 10.1布局规划 – 在布局规划视图中显示错误的S3AN200 FT256引脚位置（Xilinx答复29989） 10.1布局规划编辑器 – IOB属性始终写在top.ucf （Xilinx答案30375） 10.1布局规划编辑器 – 打开时平面图编辑，一个错误发生：“FATAL_ERROR：GuiUtilities：Gq_Application.c：590：1.20 ..” （Xilinx答复30368） 10.1项目导航器 – 使用新源向导创建新的I / O引脚分配会导致崩溃（Xilinx答复30366） 10.1布局规划编辑器- 无法看到Spartan-3，Spartan-3A，Spartan-3AN和Spartan-3A DSP器件的所有Vref引脚和右侧I / O引脚（Xilinx答复30360） 10.1布局规划器 – 当光标放在指定的位置时崩溃销（Xilinx的回答30359） 10.1楼层计划/汽车的Spartan-3A -无法查看放置块RAM （Xilinx的回答30540） 10.1楼层平面图编辑器-开放的平面图IO -预综合将使ISE挂起（Xilinx的回答31111） 10.1楼层平面图编辑器-当调整现有区域组范围，关联分区不会过时（Xilinx答复30371） 10.1布局规划编辑器 – 区域组范围写错 （Xilinx答案31076） 10.1布局规划编辑器 – PACE打开而不是集成的汽车布局规划器Spartan-3A DS P在启动任何“Floorplan”过程时设计（Xilinx答复31531） 10.1布局规划编辑器 – 拖放层次结构正在产生不正确的约束（Xilinx答复30361） 10.1布局规划编辑器 – 无法更改IOStandard 实现 （Xilinx答复30472） 10.1 ChipScope Pro – 当源文件包含ChipScope内核时创建PlanAhead项目导致“FATAL_ERROR：可移植性：basutformat.c：146：1.19” （Xilinx答复30126） 9.2.04i PAR – 对于Virtex-5 PLL到DCM内核，PAR无法放置同一CMT模块中的PLL和DCM （Xilinx答复30091） 9.2i MAP – SmartGuide：“FATAL_ERROR：Pack：pksbashapemerge.c：259：1.26.34.1” （Xilinx答复30035） 9.2i SP4 Virtex-5 – OBUFTDS从站IOB在三态使能时连接不正确（Xilinx答复30283） 10.1 ChipScope Pro / ISE – 如果存在ChipScope内核，则在执行期间出现“错误：LIT：266/267/296/407/409/456”或“错误：Maplib” （Xilinx答案31624） 10.1 MAP – 涉及MUX的反馈路径是即兴的rly trimmed（Xilinx答复31625） 10.1 Virtex-5 MAP – “将设计映射到LUT中时崩溃……” （Xilinx答复30283） 10.1 ChipScope Pro / ISE – “错误：LIT：266/267/296/407/409 /如果存在ChipScope内核，则在实现过程中会出现“456”或“错误：Maplib” （Xilinx答复31623） 10.1 Virtex-5 PLACE – 高于器件或区域组范围的长链进位未对齐（Xilinx答复31603） 10.1 Virtex-5 MAP – “INTERNAL_ERROR：Pack：pktbaplacepacker.c：897：1.139.4.6 – 无法遵守需要组合的放置请求……” （Xilinx答复31150） 10.1 Virtex-4 PLACE – 由于时钟区域分配不佳导致的布线拥塞（Xilinx答案31503） 10.1 Virtex-5 PAR – “错误：布线：472 – 此设计无法通过 ” （Xilinx答复31502） 10.1 Virtex-4 PLACE – “INTERNAL_ERROR：位置：basplbscore.c：507：1.46 – 试图临时放置多路复用器在同一站点“ Project Navigator （Xilinx答复30375） 10.1 ISE – 打开PlanAhead时出现错误：”FATAL_ERROR：GuiUtili tie：Gq_Application.c：590：1.20 ..“ （Xilinx答复30376） 10.1 ISE – 在Spartan-3A设计错误上生成Tcl脚本：”错误：ProjectMgmt：387 – TOE：ITclInterp :: ExecuteCmd给出Tcl结果’不能读取“aMktToDevNameInfo（Spartan3A和Spartan3AN）”：数组中没有这样的元件’“ （Xilinx答案30611） 10.1 ISE – 项目 – >应用项目属性失败，出现”ERROR：ProjectMgmt：387 – TOE：ITclInterp :: ExecuteCmd给出了Tcl结果’无法为IInterface创建Tcl Wrapper组件’“ （Xilinx答案30852） 10.1 ISE – 翻译错误：”错误：ProjectMgmt – TOE：ITclInterp :: ExecuteCmd给出Tcl结果无效命令名称“0”“ （Xilinx答复30861） 10.1 ISE – 如果选择完成按钮两次，项目导航器新项目向导将冻结（Xilinx答案30862） 10.1 ISE – 如果选择文件 – >打开并选择NGC或NGR文件（Xilinx答案 30863） ，Project Navigator将冻结.10.1 ISE – 综合失败但是，使用XMP源设计，综合过程会收到绿色复选标记（Xilinx A nswer 30864） 10.1 ISE – 实现仍在使用已删除或更改的设计约束（Xilinx答复30865） 10.1 ISE – 系统生成器模块无法在Project Navigator中设置为顶层模块（Xilinx答复30866） 10.1 ISE – 未显示Synplify综合已成功完成状态的项目流程（Xilinx答复30867） 10.1 ISE – 包含分区的设计的开放快照失败（Xilinx答复30868） 10.1 ISE – 运行.restore脚本重新创建项目不会将System Generator源恢复到项目中（ Xilinx答复30870） 10.1 ISE – 运行SmartGuide和MPPR错误：“错误：ProjectMgmt：387 – TOE：ITclInterp :: ExecuteCmd给出Tcl结果’错误复制”mppr_result.par“……” （Xilinx答复31080） 10.1 ISE – 项目导航器在x-server上运行时启动分段故障（Xilinx答复30655） 10.1 ISE – 将生成Tcl脚本保存到远程位置导致错误的名称和路径（Xilinx答案30667） 10.1 ISE – 迁移ED从ISE 8.x到ISE 10.1的IF项目失败（Xilinx答复30795） 10.1 ISE – 我的EDE项目在我的ISE项目中无法识别; “警告：没有与此设计相关的XPS项目” （Xilinx答复31205） 10.1 ISE – 在Project Navigator中停止进程不会终止底层应用程序（Xilinx答复31213） 10.1 ISE – Project Navigator进程窗口不反映错误状态对于ERROR：布线：472 （Xilinx答复31214） 10.1 ISE – Project Navigator要求我迁移使用相同版本创建的项目（Xilinx答复31215） 10.1 ISE – 项目导航器在保存包含无效组件的顶级源文件时意外关闭实例化（Xilinx答复31217） 10.1 ISE – 在Linux上将ISE 8.x项目迁移到ISE 10.1会导致分段错误（Xilinx答复31218） 10.1 ISE – 添加带分区的EDIF（.edn）文件会导致Project Navigator失败（Xilinx答案31219） 10.1 ISE – Project Navigator无法在Window Vista上处理包含System Generator模块的设计（Xilinx答复31220） 10.1 ISE – 运行create_partitions或create_libraries过程生成的Tcl脚本关闭项目（Xilinx答复31224） 10.1 ISE – 项目导航器：项目 – >生成Tcl脚本过程失败，如果空格在指定的文件名中（Xilinx答案31225） 10.1 ISE – 采购项目导航器生成的Tcl脚本返回：无法读取“myScript”：没有这样的变量（Xilinx答案31226） 10.1 ISE – Project Navigator“生成IBIS模型”过程无法运行（Xilinx答复31642） 10.1 ISE – 生成编程文件过程导致Bitgen失败并出现错误：可移植性：90 – 命令行错误： （Xilinx答复30562） 10.1 ISE – 打开9.2i项目给出：“错误：ProjectMgmt：387 – TOE：ITclInterp :: ExecuteCmd给出了Tcl结果’列表元件在引号中……’” （ Xilinx答复31168） 10.1 ISE – 查看HDL实例化模板导致“错误：HDLParsers：3264 – 无法读取文件”<DCM模块> .v（hd）“” （Xilinx答复31218） 10.1 ISE – 添加EDIF（。 edn）带分区的文件导致Project Navigator失败（Xilinx答复30861） 10.1 ISE – Project Navi如果选择完成按钮两次，则gator New Project Wizard会冻结（Xilinx答复31304） 10.1 ISE – Project Navigator将错误的顶级模块发送到综合Schematic设计（Xilinx答案30663） 10.1 ISE – Project Navigator清理项目文件过程错误地删除了NGC和EDN源文件（Xilinx答复25234） 10.1 ISE – 项目导航器为ABEL文件创建Schematic符号过程失败（Xilinx答复31600） 10.1Schematic编辑器 – 使用用户库时出现“错误：符号未找到” （Xilinx答复31644） 10.1 ISE文本编辑器 – 为ISIM设置断点会导致错误（Xilinx答复30039） 10.1 ISE – Project Navigator在不同的HDL库中不处理相同的文件名（Xilinx答复31641） 10.1 ISE – Virtex-5 TXT器件的引脚分配和布局规划仅支持使用Xilinx PlanAhead工具（Xilinx答复23536） 10.1 ISE – Project Navigator允许将一个状态图（.dia）文件添加到项目中（Xilinx答案3） 1637） 10.1 ISE – 在Synplify Pro中使用XMP子模块综合设计会导致“错误：引用未定义模块”系统“ （Xilinx答复31643） 10.1Schematic – 重命名具有无效名称的端口时，Schematic编辑器挂起。 Schematic （Xilinx答复30680） 10.1Schematic – 如果应用程序正在使用，编辑Schematic，符号编辑器或RTL / Technology查看器的首选项会导致崩溃（Xilinx答复31228） 10.1Schematic – 复制/粘贴操作需要两个击键当使用键盘快捷键时仿真 （Xilinx答案30332） 10.1 ISim（ISE仿真器） – “FATAL_ERROR：仿真器：Fuse.cpp：419：$ Id：Fuse.cpp.v” （Xilinx答复30626） IP-DSP – 为什么会出现不匹配使用ISE仿真器，NC-Sim与CIC编译器，DDS编译器或Sine CoSine LUT IP时，行为仿真和后转换仿真之间的关系？ （Xilinx答复31065） 10.1.01用于DSP的系统生成器 – 为什么我收到“错误：仿真器：798-收到未知信号1073807366”和“警告：HDLC编译器：746 – ”N：/K.31/rtf/vhdl/src /ieee/numeric_std.vhd在System Generator 10.1中仿真IP内核时“范围为空”？ （Xilinx答复31079） 10.1Sp1 ISim – “错误：仿真器：798 – 收到未知信号1073807366” （Xilinx答复31125） ModelSim（SE / PE）6.3c – （Vopt -3473）组件实例“gtx_dual_swift_bw_i：gtx_dual_swift”未绑定（Xilinx答复30815） 10.1 SimPrim，时序仿真 – 后PAR仿真无法正常工作（Xilinx答复31167） 10.1 ISim – ISim编译器退出时没有任何错误消息（Xilinx答复30913） 10.1：ISim：错误：信号EXCEPTION_ACCESS_VIOLATION收到速度文件 （Xilinx答复23788） Virtex-5 – 加速文件修订历史（Xilinx答复29393） Spartan-3A DSP – 加速文件修订历史（Xilinx答复24981） Spartan-3A / 3AN – 加速文件修订历史（Xilinx答复12201）加速文件 -当前为ISE中的Virtex / -E / -II / -II Pro / -4 / -5和Spartan-II / -IIE / -3器件系列安装了哪些文件？ XST （Xilinx答复24941） 9.2i ChipScope串行I / O工具包 – “错误：Xst：917 – 未声明信号<C_NUM_OF_CHANNEL>” 其他10.1服务包中的问题 EDK （Xilinx答复30704） 10.1安装 – EDK Service Pack发行说明（自述文件DSP （Xilinx答复30802） 10.1.01用于DSP的系统生成器 – 发行说明/自述文件和已知问题列表（Xilinx答复31216） 10.1.01用于DSP的系统生成器 – 发行说明/自述文件和已知问题列表（Xilinx答复31248） AccelDSP综合工具 – 发行说明/自述文件和已知问题列表ChipScope Pro （Xilinx答复30801） 10.1 ChipScope Pro安装 – Service Pack发行说明（README）