9.2.01  – 用于DSP的System Generator  – 虚拟平台选项如何使我能够使用System Generator中的软件仿真我的EDK处理器块?-Altera-Intel社区-FPGA CPLD-ChipDebug

9.2.01 – 用于DSP的System Generator – 虚拟平台选项如何使我能够使用System Generator中的软件仿真我的EDK处理器块?

问题描述

当我尝试使用MicroBlaze PCORE的虚拟平台功能运行仿真时,收到以下消息:

“Sysgen 9.2sp1禁用了基于软件的仿真,并将在下一版本中重新启用。

您可以使用硬件协同仿真来仿真导入的EDK处理器系统。

“仿真初始化”期间发生错误。“

解决/修复方法

Xilinx Platform Studio已停止支持虚拟平台解决方案,并且不再可用于仿真System Generator中的处理器设计。

声明这将在下一版本的System Generator中可用的错误消息不正确。这是基于虚拟平台将被重新启用的假设,而事实并非如此。

通过使用硬件协同仿真来仿真处理器部分,EDK处理器设计仍然可以通过PCORE设计进行仿真。有关详细信息,请参阅“System Generator for DSP用户指南”。

请登录后发表评论

    没有回复内容