请教LATTICE CPLD XO2 的LVDS怎么使用？

1. A 和B 分别代表P\N，而以A\B标示的都是真LVDS，不需要片外端接匹配电阻；同理，C和D也分别代表P\N，但是它们是伪LVDS，需要外接电阻。

2. LVDS的DEMO就是DDR_GENERIC这个IP，这个IP里面就是源语的源代码，你可以直接用这个IP，不需要关心源语。

补充一点， 在管脚锁定的时候，LVDS只用锁定P端即可，N端不用管，软件会自动处理。

如果你关心源语的用法找到刚才生成的这个IP的文件就可以看到源码，例如我设置 ddr generic的名字为test,则找到test.v这个文件。

/* Verilog netlist generated by SCUBA Diamond (64-bit) 3.10.1.112 */
/* Module Version: 5.8 */
/* C:\lscc\diamond\3.10_x64\ispfpga\bin\nt64\scuba.exe -w -n test -lang verilog -synth synplify -bus_exp 7 -bb -arch xo2c00 -type iol -mode out -io_type LVCMOS25 -width 2 -freq_in 100 -gear 1 -clk sclk -del -1  */
/* Fri Jan 12 16:33:43 2018 */


`timescale 1 ns / 1 ps
module test (clkop, clkos, clkout, reset, sclk, dataout, dout)/* synthesis NGD_DRC_MASK=1 */;
    input wire clkop;
    input wire clkos;
    input wire reset;
    input wire [3:0] dataout;
    output wire clkout;
    output wire sclk;
    output wire [1:0] dout;

    wire db1;
    wire da1;
    wire db0;
    wire da0;
    wire buf_clkout;
    wire scuba_vlo;
    wire scuba_vhi;
    wire buf_douto1;
    wire buf_douto0;

    OB Inst4_OB (.I(buf_clkout), .O(clkout))
             /* synthesis IO_TYPE="LVCMOS25" */;

    ODDRXE Inst3_ODDRXE1 (.D0(da1), .D1(db1), .SCLK(clkop), .RST(reset), 
        .Q(buf_douto1));

    ODDRXE Inst3_ODDRXE0 (.D0(da0), .D1(db0), .SCLK(clkop), .RST(reset), 
        .Q(buf_douto0));

    VLO scuba_vlo_inst (.Z(scuba_vlo));

    VHI scuba_vhi_inst (.Z(scuba_vhi));

    ODDRXE Inst2_ODDRXE (.D0(scuba_vhi), .D1(scuba_vlo), .SCLK(clkos), .RST(reset), 
        .Q(buf_clkout));

    OB Inst1_OB1 (.I(buf_douto1), .O(dout[1]))
             /* synthesis IO_TYPE="LVCMOS25" */;

    OB Inst1_OB0 (.I(buf_douto0), .O(dout[0]))
             /* synthesis IO_TYPE="LVCMOS25" */;

    assign sclk = clkop;
    assign db1 = dataout[3];
    assign db0 = dataout[2];
    assign da1 = dataout[1];
    assign da0 = dataout[0];


    // exemplar begin
    // exemplar attribute Inst4_OB IO_TYPE LVCMOS25
    // exemplar attribute Inst1_OB1 IO_TYPE LVCMOS25
    // exemplar attribute Inst1_OB0 IO_TYPE LVCMOS25
    // exemplar end

endmodule