10.1i时序分析器/布局规划编辑器 – 使用未更新的NCD进行交叉探测显示路径不正确-Altera-Intel社区-FPGA CPLD-ChipDebug

10.1i时序分析器/布局规划编辑器 – 使用未更新的NCD进行交叉探测显示路径不正确

问题描述

在实现我的设计之后,我在一个约束下交叉探测路径,一切都没问题。然后我在UCF中对设计进行了更改。当我尝试在约束下再次交叉探测路径时,Floorplan实现了旧版本约束和实现设计文件的原始路径。

什么时候修好?

解决/修复方法

时序分析器将旧版本的设计(NCD)保留在内存中,并将其用于第二次交叉探测。要解决此问题,请关闭Project Navigator并重新打开项目(无需重新实现),并且交叉探测将显示正确的路径。此问题将在设计工具的未来版本中得到解决。

此问题已在最新的10.1 Service Pack中修复,可在以下位置获得:

http://www.xilinx.com/support/download/index.htm

请登录后发表评论

    没有回复内容