10.1 MAP / PAR  – 放置阶段在不同的OS平台上不会产生相同的结果-Altera-Intel社区-FPGA CPLD-ChipDebug

10.1 MAP / PAR – 放置阶段在不同的OS平台上不会产生相同的结果

问题描述

我的设计在Windows机器上运行时遇到了时间,但在Linux机器上却没有。为什么?

解决/修复方法

此问题已在最新的10.1 Service Pack中修复,可在以下位置获得:

http://www.xilinx.com/support/download/

包含此修复程序的第一个Service Pack是10.1 Service Pack 1。

设计应该在不同的操作系统平台上具有相同的结果(当其他条件相同时)。如果没有,它被认为是一个错误,这些问题在检测到时就已修复。通常,差异是产生不同结果的随机效应,就像使用不同的成本表来更改放置种子一样。在这种情况下,发现了一个影响I / O放置结果的问题。

有关ISE实现工具中确定性行为的更一般性讨论,请参阅(Xilinx答复23904)

请登录后发表评论

    没有回复内容