10.1布局规划编辑器 – 区域组范围写错了-Altera-Intel社区-FPGA CPLD-ChipDebug

10.1布局规划编辑器 – 区域组范围写错了

问题描述

在Floorplan Editor中创建区域组范围时,它会将所有RANGE约束放在一行中,但会忽略它们。

解决/修复方法

要解决此问题,请手动编辑UCF并将RANGE值分配到UCF中的单独行。

以下是不正确的:

AREA_GROUP“AG_u3”RANGE = SLICE_X79Y76:SLICE_X74Y73,DSP48_X0Y30:DSP48_X0Y30;

以下是正确的:

AREA_GROUP“AG_u3”RANGE = SLICE_X79Y76:SLICE_X74Y73;

AREA_GROUP“AG_u3”RANGE = DSP48_X0Y30:DSP48_X0Y30;

此问题已在最新的10.1 Service Pack中修复,可在以下位置获得:

http://www.xilinx.com/support/download/index.htm

请登录后发表评论

    没有回复内容