10.1约束编辑器 – 无法为EDIF项目创建约束-Altera-Intel社区-FPGA CPLD-ChipDebug

10.1约束编辑器 – 无法为EDIF项目创建约束

问题描述

在创建基于EDIF的ISE项目之后,我启动了Constraints Editor并创建了几个约束。保存约束后,我在控制台中收到以下消息:

“错误:ConstraintsEditorC – 无法创建约束。”

解决/修复方法

要解决此问题,请手动编辑UCF。

此问题已在最新的10.1 Service Pack中修复,可在以下位置获得:

http://www.xilinx.com/support/download/index.htm

请登录后发表评论

    没有回复内容