10.1.00 – 用于DSP的System Generator – 我能够使用DCM选项为“多速率实现”生成我的模型，尽管我的设计中的块被列为不支持DCM

问题描述

为什么我能够使用“Multirate Implementation”的DCM选项生成我的模型，尽管我的设计中的块被列为不支持DCM？

解决/修复方法

这是System Generator 10.1.00中针对多个块的已知问题。以下Sysgen Blocks不适用于新的Multirate DCM实施;但是，在设计中遇到这些块时，SysGen不会发出DRC错误：

1）下采样块：帧的第一个值

2）上采样块：插入零

3）时分复用器

4）时分DeMux

5）与串行并行，延迟= 0

6）ce_probe

7）clk_probe

8）FIR编译器：核心速率！=输入采样率

如果您希望将DCM选项用于“Multirate Implementation”，则不应使用列出的块。

有关System Generator for DSP的所有已知问题的列表，请参阅（Xilinx答复29595） 。

这将在未来的System Generator版本中得到解决。