10.1.00 – 用于DSP的System Generator – 当我在包含FIR编译器块的模型中为我的“多速率实现”选择DCM时，为什么会出现“错误0001：多个时钟支持设计规则检查失败”？

问题描述

当我尝试生成包含FIR编译器块的设计时，为“多速率实现”选择“时钟发生器（DCM）”，即使设计符合所有使用标准，我也会收到“错误0001：多个时钟支持设计规则检查失败” DCM生成所需的时钟。

解决/修复方法

这是System Generator 10.1.00中的已知问题。解决此问题的唯一方法是为“多速率实施”选择CE选项。

此问题不会影响不包含FIR编译器块的设计。

这将在System Generator的未来版本中修复。

有关所有System Generator for DSP已知问题的列表，请参阅（Xilinx答复29595） 。