10.1 ISE  –  Project Navigator 10.1的已知问题-Altera-Intel社区-FPGA CPLD-ChipDebug

10.1 ISE – Project Navigator 10.1的已知问题

问题描述

本答复记录列出了Project Navigator 10.1的已知问题。每个已知问题都包含指向另一个答复记录的链接,其中包含有关该问题的其他信息。

解决/修复方法

ISE 10.1.03中的突出已知问题 (Xilinx答复9186) – “刷新”按钮不会使用IP核心模板更新打开的“语言模板”窗口(Xilinx答案12069) – 语言模板的拖放在Project Navigator中不起作用UNIX平台(Xilinx答复12081) – Synplify流程不支持Schematic源(Xilinx答复17498) – Project Navigator CPLD Fitter报告要求Mozilla目录指向Linux平台上的JRE (Xilinx答案17835) – ABEL测试向量不会出现在如果在ABEL文件中使用“DEVICE”关键字,则显示Sources窗口(Xilinx答复17995) – 多组ABEL测试向量未显示为项目源(Xilinx答复17998) – 文件 – >将项目另存为…不将EDK项目(“。xmp”文件)目录复制到新项目位置(Xilinx答案20480) – Project Navigator不显示具有循环层次结构参考的模块的层次结构(Xilinx答案21387) – 使用项目创建的IP核 – >新源是的如果核心名称在核心自定义GUI中更改,则添加到Project Navigator项目中(Xilinx答案21913) – 如果实体名称包含短划线(Xilinx答案22886), Project Navigator不包括项目层次结构中的实体 – 某些进程在发布内存之前要求Project Navigator关闭(Xilinx答复23522) – 编辑’包含文件不会重置源层次结构或进程状态(Xilinx答复23448) – 在项目关闭之前找不到通过Tcl命令添加的远程Verilog文件-opened (Xilinx答复23521) – Project Navigator错误地解析具有大写模块名称的EDIF文件(Xilinx答案23536) – Project Navigator错误地指出只有一个状态图(.dia)文件可以添加到项目中(Xilinx答复24465) – Project Navigator无法正确显示大型HDL文件的层次结构(Xilinx答案25233) – 如果更改器件系列,ABEL设计的实现过程将消失(Xilinx答案) 25490) – Project Navigator错误地构建了一些Verilog设计的层次结构(Xilinx答复29801) – 即使不在选定的层次结构中,也会分析所有项目源(Xilinx答案30593) – Project Navigator尝试覆盖状态图的符号(.dia) )如果重新生成HDL (Xilinx答复30598) – 在强制进程“最新”后,Project Navigator可能无法正确更新状态(Xilinx答复30601) – CPLD适配报告更新时报告之间快速切换会导致Tcl错误(Xilinx答复30614) – 在创建新项目时多次选择Finish可能会导致项目已过期的警告(Xilinx答复30618) – 当$ HOME / .qt目录没有写入时,不保存Project Navigator首选项权限(Xilinx答复30619) – 强制多个进程最新后更改项目属性会导致内部错误(Xilinx答复30638) – 向项目添加HDL源错误标记进程sta过时(Xilinx答复30657) – 反向注释引脚位置要求用户设置属性“目标UCF文件名”属性(Xilinx答案30662) – Virtex-5和Spartan-3A XilinxSchematic宏显示为“?”在Project Navigator源层次结构中(Xilinx答复30665) – 应用Balanced / Xilinx默认设计策略重置所有属性,包括宏搜索路径和Verilog包含目录(Xilinx答案30683) – 存储在<项目名称> _ise10migration.zip中的.ise文件迁移期间触摸文件(Xilinx答复30818) – Vista平台不支持Project Navigator / Precision集成(Xilinx答复30891) – 项目导航器(_pn.exe)在使用Windows Vista Business Service Pack 1 64位(Xilinx )启动时崩溃答案30961) – 设计摘要未显示迁移项目的模块级利用率ISE 10.1 Service Pack 1(10.1.01)中已解决的已知问题 (Xilinx答复22886) – (部分修复)某些进程要求Project Navigator在释放内存之前关闭( Xilinx答复30194) – 在Project Navigator中运行XPS设计错误:“警告:MDT – 此流程已被删除……” (Xilinx答复30376) – 为Spartan-3A和Sparta生成Tcl脚本失败n-3AN设计(Xilinx答复30599) – FPGA编辑器 – >如果设计没有完全布线,“无需更新就打开”不起作用(Xilinx答复30611) – 如果使用READ ONLY v9.2i .ise文件,则应用项目属性失败(Xilinx答复30617) – 在Virtex-4器件系列之间切换后编辑设计策略会导致“致命错误” (Xilinx答复30641) – 使用ISIM的时序仿真在CPLD设计上失败 – TOE错误(Xilinx答复30645) – UUT似乎未定义用于仿真后置和布线模型过程(Xilinx答复30849) – 新创建的源文件未出现在Project Navigator Source窗口中(Xilinx答复30852) – 包含错误的VHDL设计:“TOE:ITclInterp :: ExecuteCmd给出了Tcl结果’无效命令名称“0”’“ (Xilinx答复30853) – 必须在”管理系统生成器DSP设计“之后关闭MATLAB才能运行其他进程(Xilinx答复30854) – 管理系统生成器DSP设计错误:”错误:ProjectMgmt :387 – TOE:ITclInterp ……“ (Xilinx答案3 0855) – 新策略编辑器不从XDS文件中读取属性值(Xilinx答复30857) – 当分区放置在System Generator模块上时,综合失败(Xilinx答案30858) – 如果缺少源文件,项目迁移将失败(Xilinx答复30861) ) – 如果两次选择“完成”按钮,则新项目向导将冻结(Xilinx答复30862) – 使用文件 – >打开而不是PN过程(Xilinx答案 30863)打开NGC或NGR进行Schematic视图失败 – 当综合失败时状态不正确使用XMP源设计(Xilinx答复30864) – 在项目关闭之前仍然遵守已删除的约束(Xilinx答案30865) – “设置为顶层模块”在系统生成器模块上不起作用(Xilinx答复30866) – 状态不正确Synplify进程(Xilinx答复30867) – 无法打开从“还原快照”进程创建的快照(Xilinx答复30868) – .restore脚本不包含对System Generator项目的引用(Xilinx答复30870) – R unning SmartGuide和MPPR生成PAR和ProjectMgmt错误(Xilinx答案31080) – Project Navigator在启动x-server时启动分段故障ISE 10.1 Service Pack 2中解决的已知问题(10.1.02) (Xilinx答复25515) – 无法启动GDB,发生以下错误:“Tk_Init失败:在以下目录中找不到可用的tk.tcl:” (Xilinx答复30474) – 从ISE运行ChipScope核心插入器或分析器导致“错误:无法找到ChipScope执行<文件路径>“ (Xilinx答复30655) – 将生成Tcl脚本保存到远程位置会导致错误的名称和路径(Xilinx答复30667) – 将EDIF项目从ISE 8.x迁移到ISE 10.1失败(Xilinx答复30795) – 我的EDE项目在我的ISE项目中无法识别; “警告:没有与此设计相关的XPS项目” (Xilinx答复31205) – 在Project Navigator中停止进程不会终止底层应用程序(Xilinx答复31213) – Project Navigator进程窗口不反映错误的错误状态:Route :472 (Xilinx答复31214) – Project Navigator要求我迁移使用相同版本创建的项目(Xilinx答复31215) – 在保存具有无效组件实例化的顶级源文件时,Project Navigator意外关闭(Xilinx答复31217) – 迁移Linux上ISE 10.1的ISE 8.x项目导致分段错误(Xilinx答复31218) – 使用分区添加EDIF(.edn)文件会导致Project Navigator失败(Xilinx答复31219) – Project Navigator无法处理包含System的设计Window Vista上的生成器模块(Xilinx答复31220) – 从生成的Tcl脚本运行create_partitions或create_libraries过程关闭项目(Xilinx答复31224) – Proje ct Navigator:项目 – >生成Tcl脚本过程失败,如果空格在指定的文件名中(Xilinx答案31225) – 采购项目导航器生成的Tcl脚本返回:无法读取“myScript”:没有这样的变量(Xilinx答案31226) – Project Navigator“生成IBIS模型”进程无法运行ISE 10.1 Service Pack 3(10.1.03)中解决的已知问题 (Xilinx答复23469) – Project Navigator错误地遵循“synopsys translate_off”指令在评论文本中的任何位置(Xilinx答复25234) ) – 项目导航器为ABEL文件创建Schematic符号过程失败(Xilinx答复29629) – 文本注释中的Synopsys translate_off指令可能导致“无设计单元…”错误(Xilinx答复30039) – Project Navigator无法正确处理多个文件在不同的HDL库中使用相同的名称(Xilinx答复30562) – 自定义编辑器目录路径中的空格阻止ISE 9.2i项目在ISE 10.1 (Xilinx答复30663)中打开 – 清理项目文件过程删除手动复制到项目目录的用户NGC文件(Xilinx答复30677) – 系统生成器文件不允许作为顶级源(Xilinx答案30861) – 如果选择完成按钮两次,则项目导航器新建项目向导冻结(Xilinx答复31168) -如果先前未生成模板,则HDL实例化模板需要“重新运行所有”IP层(Xilinx答复31218) – 添加带分区的EDIF(.edn)文件会导致Project Navigator失败(Xilinx答复31304) – Project Navigator发送错误用于Schematic设计的顶层模块(Xilinx答案31637) – 在Synplify Pro流程中未正确处理XMP子模块(Xilinx答复31642) – 生成编程文件过程导致“强制状态最新”后的BitGen (Xilinx答复31651) – 如果源文件的目录包含空格,则项目迁移失败(Xilinx答复31652) – 如果未安装当前项目器件,Project Navigator将静默更改项目器件(Xilinx答案31653) – CoolRunner2项目的时序报告过程失败(Xilinx答案31660) – 在SysGen设计上运行“仿真后置和布线模型”过程无法创建.vcd文件(Xilinx答复31659) – ABEL设计的仿真行为模型失败使用ModelSim时

请登录后发表评论

    没有回复内容