问题描述
本答复记录包含CORE Generator LogiCORE卷积编码器内核的发行说明和已知问题列表。
针对每个版本的核心列出以下信息：
– 新功能
LogiCORE卷积编码器休息室：
http://www.xilinx.com/products/ipcenter/Convolutional_Encoder.htm
解决/修复方法
一般LogiCORE卷积编码器问题
– N / A.
LogiCORE卷积编码器v8.0
ISE 13.4中的初始版本
新功能
– ISE 13.4软件支持
– 添加到核心的AXI接口
支持的器件
ZYNQ-7000 *
ResolvedIssues
-没有
已知的问题
-没有
LogiCORE卷积编码器v7.0
ISE 11.2中的初始版本
新功能
– ISE 11.2软件支持
Bug修复
– N / A.
已知的问题
– N / A.
LogiCORE卷积编码器v6.1
ISE 9.1i IP Update 3中的初始版本
新功能
– 为Spartan-3A DSP添加了支持
Bug修复
– N / A.
已知的问题
– N / A.
LogiCORE卷积编码器v6.0
ISE 8.2i IP Update 1中的初始版本
新功能
– 支持Virtex-5
删除功能
– 从此版本的核心中删除了Virtex和Spartan-II支持。如果针对这些体系结构，请使用v3.0。
Bug修复
– CR227296：卷积编码器v5.0：模板中的输出速率不正确
已知的问题
– N / A.
LogiCORE卷积编码器v5.0
ISE 8.1i IP Update 1中的初始版本
新功能
Bug修复
– CR217738：GUI问题 – 用户指定的代码不用于生成核心
已知的问题
– N / A.
LogiCORE卷积编码器v4.0
ISE 7.1i IP Update 1中的初始版本
新功能
– 为Virtex-4添加了支持
Bug修复
– N / A.
已知的问题
– N / A.
LogiCORE卷积编码器v3.0
ISE 5.1i IP Update 2中的初始版本
新功能
– 为Spartan-3添加了支持
Bug修复
– 修正了RDY信号在非穿孔情况下早一个周期的问题。数据表已更新以反映此更改。
已知的问题
– 当使用非穿孔模式时，为什么RDY信号过早一个周期？请参阅（Xilinx答复16936） 。
LogiCORE卷积编码器v2.0
ISE 4.2i IP Update 2中的初始版本
新功能
– 为Virtex-II Pro和Spartan-IIE增加了支持
Bug修复
– CR＃141013：针对单通道打孔代码移除CE信号上的流水线
已知的问题
– N / A.
LogiCORE卷积编码器v1.0
ISE 3.3i IP Update 4中的初始版本
新功能
– 可参数化的约束长度从3到9
Bug修复
– N / A.
已知的问题
– N / A.
没有回复内容