LogiCORE 3GPP下行链路芯片速率 – 发行说明和已知问题-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE 3GPP下行链路芯片速率 – 发行说明和已知问题

问题描述

本答复记录包含CORE Generator LogiCORE 3GPP下行链路芯片速率核心的发行说明和已知问题列表。

针对每个版本的核心列出以下信息:

– 新功能

– Bug修复

– 已知的问题

LogiCORE 3GPP下行芯片速率休息室:

http://www.xilinx.com/products/ipcenter/DO-DI-DLCR-3GPP.htm

解决/修复方法

一般LogiCORE 3GPP下行链路芯片速率问题

– N / A.

LogiCORE 3GPP下行链路芯片速率v1.0

ISE 9.2 IP Update 1中的初始版本

新功能

– 3GPP下行链路芯片速率核心提供经过优化的核心,旨在支持用于Femto-cell,Pico-cell和Macro-cell解决方案的3GPP TS Release 6

– 支持Virtex-4,Virtex-5和Spartan-3A DSP器件

Bug修复

– N / A.

已知的问题

– N / A.

请登录后发表评论

    没有回复内容