LogiCORE千兆以太网MAC v8.4 – ISE 10.1初始IP更新（IP_10.1.0）的发行说明和已知问题

问题描述

本答复记录包含在ISE 10.1初始IP更新中发布的LogiCORE千兆以太网MAC v8.4核心版本。它包括以下内容：

– 新功能

– Bug修复

– 已知的问题

有关安装说明，一般CORE Generator已知问题和设计工具要求，请参阅“IP发行说明指南”，网址为：http：//www.xilinx.com/support/documentation/user_guides/xtp025.pdf

解决/修复方法

新功能

– ISE 10.1设计工具支持

– Virtex-5 FXT支持

– VCS仿真器支持

– 增加了对控制帧的支持> = 64字节

Bug修复

– 使用示例设计本地链路RX FIFO时，切换rd_dst_rdy_n时可以读取不正确的数据。有关更多信息，请参阅（Xilinx答复29660） 。

已知的问题

– 在10.1 SimPrims中，X_IDELAY的输出在VCS Verilog Simulation中为“X”。有关更多信息，请参阅（Xilinx答复30646） 。

– 在10.1 SimPrim Post PAR时序仿真中，仿真并不总是按预期工作。有关更多信息，请参阅（Xilinx答复30815） 。