用于PCI / PCI-X v2.6的LogiCORE UCF生成器 –  ISE 10.1初始IP更新(IP_10.1.0)的发行说明和已知问题-Altera-Intel社区-FPGA CPLD-ChipDebug

用于PCI / PCI-X v2.6的LogiCORE UCF生成器 – ISE 10.1初始IP更新(IP_10.1.0)的发行说明和已知问题

问题描述

本发行说明和已知问题答复记录适用于ISE 10.1初始IP更新中发布的用于PCI / PCI-X v2.6的LogiCORE UCF生成器,包含以下信息:

– 一般信息

– 新功能

– Bug修复

– 已知的问题

有关安装说明,一般CORE Generator已知问题和设计工具要求,请参阅“IP发行说明指南”,网址为:http://www.xilinx.com/support/documentation/user_guides/xtp025.pdf

解决/修复方法

新功能

– ISE 10.1软件支持

– Spartan-3A DSP支持

已解决的问题

CR444730:Virtex-5引脚排列与标准插入式连接器的顺序相反

CR 447192:“错误:时序:3369 – 在Virtex-5 PCI-X 133 MHz模式下,CMB’XPCI_WRAP / XPCI_PLL’的配置内部频率超过最大频率1000.000000 Mhz”

已知的问题

– PCI / PCI-X UCF生成器未出现在10.1初始IP更新中。这已在10.1 IP更新1中修复,将于4月底发布。

修订更新

04/11/2008 – 添加了有关UCF Generator未出现的已知问题。

请登录后发表评论

    没有回复内容