3.1i平面规划-UCF文件中的PIN约束在Floorplanner中显示不正确-Xilinx-AMD社区-FPGA CPLD-ChipDebug

3.1i平面规划-UCF文件中的PIN约束在Floorplanner中显示不正确

描述

紧迫性:标准

一般描述:

在约束大多数引脚之后,通过执行来实现,

Floorplanner没有显示任何约束引脚。FNF文件确实有

PIN约束,但GUI显示什么。

解决方案

此更改可在最新的3.1i服务包中获得:

HTTP://Spop.xILIX.COM/Sputp/TekStuff/SWiUpDeSe/
包含修复的第一服务包是3.1i服务包1。

请登录后发表评论

    没有回复内容