10.1时序分析器/布局规划编辑器 – 当低级块“设置为顶部”时,交叉探测失败-Altera-Intel社区-FPGA CPLD-ChipDebug

10.1时序分析器/布局规划编辑器 – 当低级块“设置为顶部”时,交叉探测失败

问题描述

如果使用“Set as Top”将子模块定义为顶级模块,则实现正常运行,但交叉探测失败。发出一个对话框,内容为:

“无法访问设计文件。您可能需要运行实施设计流程。”

解决/修复方法

此问题已在最新的10.1 Service Pack 1中修复,可从以下位置获得:

http://www.xilinx.com/support/download/index.htm

请登录后发表评论

    没有回复内容