9.2i EDK,MPMC v3.00b  –  NPI端口7宽度设置错误到NPI端口0宽度-Altera-Intel社区-FPGA CPLD-ChipDebug

9.2i EDK,MPMC v3.00b – NPI端口7宽度设置错误到NPI端口0宽度

问题描述

当我在端口7上使用NPI PIM时,数据和控制信号宽度被错误地设置为NPI端口0宽度。我该如何解决这个问题?

解决/修复方法

这是MPD文件的问题。要解决此问题,请将MPMC pcore复制到项目pcore目录以进行编辑。然后修改以下行1721 – 1724:

端口PIM7_WrFIFO_Data = WrFIFO_Data,DIR = I,BUS = MPMC_PIM7,VEC = [(C_PIM0_DATA_WIDTH-1):0]

端口PIM7_WrFIFO_BE = WrFIFO_BE,DIR = I,BUS = MPMC_PIM7,VEC = [(C_PIM0_DATA_WIDTH / 8-1):0]

端口PIM7_WrFIFO_Push = WrFIFO_Push,DIR = I,BUS = MPMC_PIM7

端口PIM7_RdFIFO_Data = RdFIFO_Data,DIR = O,BUS = MPMC_PIM7,VEC = [(C_PIM0_DATA_WIDTH-1):0]

至:

端口PIM7_WrFIFO_Data = WrFIFO_Data,DIR = I,BUS = MPMC_PIM7,VEC = [(C_PIM7_DATA_WIDTH-1):0]

端口PIM7_WrFIFO_BE = WrFIFO_BE,DIR = I,BUS = MPMC_PIM7,VEC = [(C_PIM7_DATA_WIDTH / 8-1):0]

端口PIM7_WrFIFO_Push = WrFIFO_Push,DIR = I,BUS = MPMC_PIM7

端口PIM7_RdFIFO_Data = RdFIFO_Data,DIR = O,BUS = MPMC_PIM7,VEC = [(C_PIM7_DATA_WIDTH-1):0]

此问题将在最新版本的MPMC内核中修复,从EDK 10.1开始。

请登录后发表评论

    没有回复内容