10.1布局规划编辑器 – 无法正确放置GTP / X专用引脚-Altera-Intel社区-FPGA CPLD-ChipDebug

10.1布局规划编辑器 – 无法正确放置GTP / X专用引脚

问题描述

在Floorplan Editor中,TXN / RXN / MGT refclk的有效站点不可用于放置(它们仍被视为保留/专用)。

在放置期间,这些引脚不被视为P / N对,但它们在对象列表中列为PTYPE / NTYPE。

Floorplan Editor何时支持这些引脚的有效站点?

解决/修复方法

这是一个已知的问题。它已在下一代布局规划工具中得到修复。

请登录后发表评论

    没有回复内容