9.1i EDK,MPMC2 v1.9  –  OPB_toutSup在OPB总线上第一个rd / wr变为高电平-Altera-Intel社区-FPGA CPLD-ChipDebug

9.1i EDK,MPMC2 v1.9 – OPB_toutSup在OPB总线上第一个rd / wr变为高电平

问题描述

关键字:MPMC2,v1.9,OPB_toutSup

我为我的MPMC2 Core(v1.9)配置了OPB PIM。我发现OPB toutSup信号一直处于高电平状态,导致OPB上的主外设无法访问外部存储器。

解决/修复方法

问题在于xferAck信号从未被断言。 xferAck信号用于复位toutSup信号。

解决方法#1:

使用带有补丁的MPMC2 v1.8 (Xilinx答复25146)

解决方案#2:

添加PLB2OPB和OPB2PLB桥接器以桥接到OPB总线,而不是使用OPB PIM。

请登录后发表评论

    没有回复内容