9.2i CPLDFit  – “错误:Cpld:1122  –  ClockDivider分配给'GCK / I / O'类型的引脚''”-Altera-Intel社区-FPGA CPLD-ChipDebug

9.2i CPLDFit – “错误:Cpld:1122 – ClockDivider分配给'GCK / I / O'类型的引脚''”

问题描述

在CoolRunner-II CPLD中使用时钟分频器并使用GCK0或GCK1作为输入时钟时,CPLDfit中会出现以下错误:

“错误:Cpld:1122 – ClockDivider分配给’GCK / I / O’类型的’23’引脚。

ClockDivider必须分配给GCK2引脚或没有引脚

分配”

我可以将时钟分频器的输入时钟连接到任何GCK引脚吗?

解决/修复方法

CoolRunner-II CPLD(128 MC或更大)提供内置硬件时钟分频器。只有GCK2具有到时钟分频器时钟输入的专用布线,即GCK0和GCK1都不能分配给ClockDivider的CLKIN。

请登录后发表评论

    没有回复内容