Virtex-5  – 使用DCI CASCADE的快速参考-Altera-Intel社区-FPGA CPLD-ChipDebug

Virtex-5 – 使用DCI CASCADE的快速参考

问题描述

您能否提供使用DCI CASCADE的参考信息?

解决/修复方法

1. DCI CASCADE仅支持Virtex-5(以及更新的Virtex-6和7系列)器件。

2.通过在设计约束文件(.ucf文件)中放入以下约束来启用DCI CASCADE。

一个。 Config DCI_CASCADE =“master_bank_number slave1_bank number slave2_bank_number”;

3.级联的DCIBank必须在同一列中。

4. DCI兼容性规则适用于所有DCI CASCADEDBank。

一个。如果适用,所有级联Bank的VCCO相同。

湾如果适用,所有级联Bank的VREF相同。

C。在级联库中使用拆分终端不超过一个I / O标准。

d。在级联库中使用单端接不超过一个I / O标准。

即有关所有与DCI相关的兼容性Bank规则的完整理解,请参阅用户指南的第6章。

5.级联的DCIBank必须连续(不允许Bank转账)。这仅适用于Virtex-5; Virtex-6和7系列FPGA允许通过存储区。

6. Bank 1和2只能用作从属bank,因为这两个bank没有可用的VRP和VRN引脚。

7. DCI CASCADE不能跨越位于中心列中的带1和2之间的存储体0。

8.对于某些Virtex-5器件,DCI CASCADE不能跨越位于存储区3和4之间的时钟管理磁贴(CMT)和中心列中的存储区4和6 注意: ISE 9.2i或更早版本的工具可能会错过此硬件限制)。

9.在主存储区中必须至少有一个DCI I / O(甚至是虚拟I / O)实例化,并且此DCI I / O必须使用VRP和VRN参考电阻进行DCI终端参考。

10. 注意:要全面了解所有DCI和DCI CASCADE相关规则,请参阅最新的Virtex-5用户指南第6章

11.当通过命令行或脚本运行runbitgen时,需要包含“.pcf”文件。将“.pcf”文件读入bitgen以包含DCI_CASCADE属性。这是bitgen的默认属性,但必须存在“.pcf”。

请登录后发表评论

    没有回复内容