9.2i EDK,MPMC v3.00a  –  ODT未连接DDR2设计-Altera-Intel社区-FPGA CPLD-ChipDebug

9.2i EDK,MPMC v3.00a – ODT未连接DDR2设计

问题描述

我的设计没有断言ODT信号,导致校准失败或产生数据错误。我该如何解决这个问题?

解决/修复方法

要手动修复此问题:

1)将%Xilinx_EDK%\ hw \ XilinxProcessorIPLib \ pcores \ mpmc_v3_00_a目录复制到本地项目pcores目录

2)将以下行添加到新目录pcores \ mpmc_v3_00_a \ hdl \ verilog \ mpmc.v文件,第2585行并保存:

分配DDR2_ODT = MEM_ODT;

3)在XPS中,选择Project-> Rescan User Repositories

4)重建设计

包含此修复程序的第一个版本是mpmc_v3_00_b,它包含在Xilinx EDK 9.2 Service Pack 2中。

请登录后发表评论

    没有回复内容