9.2i EDK  – 时序分析器不分析tcl文件为OPB_CAN_v1_00_a写的约束-Altera-Intel社区-FPGA CPLD-ChipDebug

9.2i EDK – 时序分析器不分析tcl文件为OPB_CAN_v1_00_a写的约束

问题描述

在OPB_CAN_v1_00_a中,如果opb_clk和can_clk连接到同一时钟源,则TCL文件写出的约束之一应用“TIG FROM sysclk TO sysclk”,这会使整个周期约束无效。这导致在时序分析器中不分析信号。

解决/修复方法

OPB_CAN_v1_00_a内核不支持对opb_clk和can_clk使用单个时钟源。

要解决此问题,您需要为opb_clk和can_clk使用两个不同的时钟。

请登录后发表评论

    没有回复内容