10.1i Floorplan Editor / Virtex-4 / -5  –  Virtex-4 IDELAY原语不能限制在Virtex-5 IODELAY站点-Altera-Intel社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容