9.2i EDK,MPMC v3.00a  – 在端口0上使用只读PIM时,在内存写入时发生数据损坏,以及不同的写入FIFO管道设置-Altera-Intel社区-FPGA CPLD-ChipDebug

9.2i EDK,MPMC v3.00a – 在端口0上使用只读PIM时,在内存写入时发生数据损坏,以及不同的写入FIFO管道设置

问题描述

正在将不正确的数据写入外部存储器。我的设计包含端口0上的只读PIM,包括IXCL或IPLB子类型,以及端口0和其他端口之间的不同C_PI <Port_Num> _WR_FIFO_MEM_PIPELINE管道值。我该如何解决这个问题?

解决/修复方法

解决此问题的最简单方法是重新配置MPMC内核及其总线连接,以便执行读取和写入的PIM驻留在MPMC的端口0上。一个例子是处理器的数据端存储器连接。或者,确保所有端口具有相同的C_PI <Port_Num> _WR_FIFO_MEM_PIPELINE值。

目前计划在EDK 10.1i中修复此问题。

请登录后发表评论

    没有回复内容