9.2i sp3 Virtex-5  – 我的设计在时序仿真中正常工作,但在硬件中无效-Altera-Intel社区-FPGA CPLD-ChipDebug