9.2i Virtex-4 MAP  –  MAP在运行物理DRC时挂起-Altera-Intel社区-FPGA CPLD-ChipDebug

9.2i Virtex-4 MAP – MAP在运行物理DRC时挂起

问题描述

当使用Timing Driven包装运行时,我的Virtex-4设计在MAP结束时挂起,并且没有崩溃。这是一个已知的问题吗?

时序驱动映射行为:

阶段18.34

阶段18.34(校验和:aba94ee)实时:57分钟4秒

砂矿消耗的实际时间:57分50秒

布局器占用的CPU时间:44分49秒

检查布线信息……

布线信息完成。

[挂]

非时序驱动的映射行为

运行相关包装……

编写设计文件“test_ntd_j39.ncd”……

分段故障

解决/修复方法

Virtex-4设计存在已知问题,具有特定的DCM配置,其中MAP在MAP结束时运行DRC时崩溃或挂起。要确认DRC导致崩溃,请尝试使用以下环境变量集重新运行MAP:

视窗

SET XIL_MAP_NODRC = 1

Linux和Solaris

setenv XIL_MAP_NODRC 1

此问题将在ISE版本10.1中修复。同时,9.2i可以使用补丁,仅禁用失败的检查。请打开WebCase并按编号参阅本答复记录。

http://www.xilinx.com/support/clearexpress/websupport.htm

请登录后发表评论

    没有回复内容