Virtex-5嵌入式三态以太网MAC Wrapper v1.3及更早版本 – SGMII自动协商永远不会完成-Altera-Intel社区-FPGA CPLD-ChipDebug

Virtex-5嵌入式三态以太网MAC Wrapper v1.3及更早版本 – SGMII自动协商永远不会完成

Altera_wiki等级-LV1-ChipDebug6年前发布
30

问题描述

关键字：Virtex-5，TEMAC，三速，AN，PHY，缓冲器，错误，溢出

解决/修复方法

要在example_design / physical / gtp_dual_1000X.vhd中为VHDL修复此问题，请更改： 要： 在example_design / physical / gtp_dual_1000X.v中为Verilog修复此更改： To：

FPGAFPGA-CPLDSoCsxilinx赛灵思
评分
欢迎为Ta评分
分享
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面