9.2 System Generator for DSP – 生成HDL网表后，如果使用Verilog HDL作为输出语言，为什么会收到“设计中找不到ERROR XST：1370信号名称my_out”？-Altera-Intel社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面