LogiCORE FIR编译器v3.0  – 为什么在针对Virtex-5时,我的单速率,单通道,全并行,非对称滤波器,系数大于18位?-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE FIR编译器v3.0 – 为什么在针对Virtex-5时,我的单速率,单通道,全并行,非对称滤波器,系数大于18位?

问题描述

为什么在针对Virtex-5时,我的单速率,单通道,全并行,非对称滤波器的系数大于18位无法生成?

解决/修复方法

此问题已在FIR编译器v.3.1中得到解决。

此问题是由GUI中的错误引起的。

有关LogiCORE FIR编译器发行说明和已知问题的详细列表,请参阅(Xilinx答复29138)

请登录后发表评论

    没有回复内容