LogiCORE FIR编译器v3.0  – 当我有一个过采样,单通道,派系率变化滤波器时,为什么我的滤波器会错过输入数据?-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE FIR编译器v3.0 – 当我有一个过采样,单通道,派系率变化滤波器时,为什么我的滤波器会错过输入数据?

问题描述

当我有一个过采样,单通道,派系率变化滤波器时,为什么我的滤波器会错过输入数据?

解决/修复方法

此问题已在FIR编译器v.3.1中得到解决。

此问题是由于派系率变化过滤器设计中的一个错误导致某些输入数据被遗漏。

有关LogiCORE FIR编译器发行说明和已知问题的详细列表,请参阅(Xilinx答复29138)

请登录后发表评论

    没有回复内容