LogiCORE快速傅立叶变换(FFT)v4.1  – 为什么在实现具有更大乘法器的Virtex-5 Streaming Architecuture时会收到9.2.03i PAR分段故障?-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE快速傅立叶变换(FFT)v4.1 – 为什么在实现具有更大乘法器的Virtex-5 Streaming Architecuture时会收到9.2.03i PAR分段故障?

问题描述

为什么在实现具有更大乘法器的Virtex-5流式架构时会收到9.2.03i PAR分段故障?

解决/修复方法

这是一个已知问题,将在未来的ISE Service Pack中修复。

当满足以下条件时,将构建大型DSP48乘法器:

– 输入宽度大于16位

– 相位因子大于17位

– 非标度和输出宽度大于18位

有关如何计算输出宽度的信息可以在“有限字长度考虑”下的数据表中找到。

请登录后发表评论

    没有回复内容