Spartan-3A / -3AN / -3ADSP  –  IBUF_DLY_ADJ / IBUFDS_DLY_ADJ不启用延迟-Altera-Intel社区-FPGA CPLD-ChipDebug

Spartan-3A / -3AN / -3ADSP – IBUF_DLY_ADJ / IBUFDS_DLY_ADJ不启用延迟

问题描述

在Spartan-3A系列器件中,软件中设置的IBUF_DLY_ADJ和IBUFDS_DLY_ADJ延迟值不会反映在位文件和硬件中。

解决/修复方法

在Spartan-3A,Spartan-3AN和Spartan-3A DSP中,即使在软件中正确设置延迟值并且可以在FPGA编辑器中看到,延迟值也不会在硬件中实现。 ISE 9.2i Service Pack 3及更早版本中的工具错误导致此问题。

该修复程序将包含在ISE 9.2i Service Pack 4中。

请登录后发表评论

    没有回复内容