9.2i EDK- opb_usb2_device_v1_00_a,IP内核不支持数据PID排序,用于高速模式下的等时数据传输-Altera-Intel社区-FPGA CPLD-ChipDebug

9.2i EDK- opb_usb2_device_v1_00_a,IP内核不支持数据PID排序,用于高速模式下的等时数据传输

问题描述

Xilinx USB IP内核不支持数据PID排序,用于高速模式下的等时数据传输。在高速模式下,当主机每个微帧发送多个事务时,数据PID排序(DATA0,DATA1和DATA2)可用于同步数据传输。

解决/修复方法

核心是使用运行Windows XP SP2操作系统的主机测试的,每个微帧只发送一个事务。该测试仅使用DATA0。

请登录后发表评论

    没有回复内容