9.2i EDK – 错误：HDLC编译器：200 – ../hdl/…_wrapper.v“第41行defparam的目标'..'不存在

问题描述

当我使用创建和导入向导在Verilog中创建具有较低级别文件的用户外围器件时，会发生以下错误：

“错误：HDLCompilers：200 – ../hdl /…_wrapper.v”第41行defparam’..’的目标不存在“

当我在ISE流程中运行综合时，在PlatGen中发生同样的错误。

如何防止发生此错误？

解决/修复方法

包装器文件基于PAO文件的最后一行生成。

例如，

以下PAO文件将生成VHDL包装器文件：

lib user_ip_v1_00_a IntClrReg verilog

lib user_ip_v1_00_a user_ip vhdl

然而，以下PAO文件将生成Verilog包装文件：

lib user_ip_v1_00_a user_ip vhdl

lib user_ip_v1_00_a IntClrReg verilog