用于PCI的LogiCORE Initiator / Target v4.5  –  9.2i IP更新2的发行说明和已知问题(9.2i_IP2)-Altera-Intel社区-FPGA CPLD-ChipDebug

用于PCI的LogiCORE Initiator / Target v4.5 – 9.2i IP更新2的发行说明和已知问题(9.2i_IP2)

问题描述

本发行说明和已知问题答复记录适用于9.2i IP Update 2中发布的LogiCORE Initiator / Target v4.5 for PCI,包含以下信息:

– 一般信息

– 新功能

– Bug修复

– 已知的问题

有关安装说明,一般CORE Generator已知问题和设计工具要求,请参阅(Xilinx答复29185)

解决/修复方法

一般信息

LogiCORE PCI v4.5仅支持Virtex-5和更新的架构。对于所有其他器件,请使用v3.164 PCI Core。有关此内核的更多信息,请参阅(Xilinx答复29471)

– 有关Virtex-4器件中时序收敛的一般信息,请参见(Xilinx答复22921)

新功能

– ISE 9.2i SP3软件支持

– X5VSX95T支持

已解决的问题

– CR 444730:Virtex-5引脚排列与标准插入式连接器的顺序相反。在v4.5中修复。

已知的问题

– 没有

请登录后发表评论

    没有回复内容