9.2i EDK，Virtex-5 – 从硬EMAC到FF的长路径导致100 MHz以上设计中的定时误差

问题描述

从Hard EMAC到FF有一条很长的路径（8 ns）。这导致一些运行在100+ MHz的设计出现时序错误。

解决/修复方法

这不是时间问题。 Virtex-5速度文件中存在错误。

以下TIG解决了该问题。这可能是一种可以在速度文件修复可用之前使用的解决方法。

将以下TIG添加到pcf文件中作为解决此问题的方法。

PIN disableGTXCLK = COMP“Hard_Ethernet_MAC / Hard_Ethernet_MAC / V5HARD_SYS.I_TEMAC / SING

LE_GMII.I_EMAC_TOP / v5_emac_wrapper / v5_emac“PINNAME PHYEMAC0GTXCLK;

PIN disableGTXCLK TIG;

最新的ISE 9.2i Service Pack中已修复此问题，可从以下位置获得：

http://www.xilinx.com/xlnx/xil_sw_updates_home.jsp