14.x时序分析 – “警告:时序:3224  – 与'%s'相关联的时钟'CLOCK'不为任何已注册的'%s'组件计时”-Altera-Intel社区-FPGA CPLD-ChipDebug

14.x时序分析 – “警告:时序:3224 – 与'%s'相关联的时钟'CLOCK'不为任何已注册的'%s'组件计时”

问题描述

时间报告中报告了以下警告:

警告:时序:3224 – 与COMPMRP“datain_registers”OFFSET = IN 3ns相关的时钟CLKIN在COMP“CLKIN”高电平之前;不为任何已注册的输入组件提供时钟。

UCF中引用的约束如下:

NET“CLKIN”TNM_NET = datain_registers;

解决/修复方法

此OFFSET IN约束的语法不正确。请记住将引用的寄存器组放在等式的右侧,将焊盘组放在等式的左侧。正确的语法如下:

[TIMEGRP“padgroup_name”] OFFSET = IN时间单位BEFORE pad_clock_netname [TIMEGRP“reg_group_name”];

在此示例中,datain_registers是由CLKIN计时的寄存器组。它不包含任何pad组件。因此,OFFSET IN约束不包括任何输入路径。这与OFFSET OUT约束相同。

如果时钟路径涉及时钟管理组件(例如,DCM,PLL和MMCM),请确保将输入时钟网络的周期约束传播到实际驱动输入寄存器的时钟。

请登录后发表评论

    没有回复内容