Virtex-5 PLL  – 如何将PLL设置为PMCD?-Altera-Intel社区-FPGA CPLD-ChipDebug

Virtex-5 PLL – 如何将PLL设置为PMCD?

问题描述

Virtex-5器件没有相位匹配时钟分频器(PMCD),但Virtex-5 PLL可用作PMCD。如何将PLL设置为PMCD?

解决/修复方法

将PLL用作PMCD的唯一支持方式是实例化Virtex-4 PMCD并允许工具执行映射。

为了确保PLL正确设置并在规范内运行,请参考数据手册中的PLL开关特性,并验证PMCD的CLKIN是否在PLL的Fmin和Fmax范围内。然后,您可以对PMCD的CLKIN应用有效约束,以便DRC可以检查PLL是否在有效范围内运行。

在ISE Design Suite 13.1中,工具将错误地将PLL用作PMCD。失败的原因是默认CLKIN_PERIOD导致ISE Design Suite 13.2以后的无效设置。您将看到有关此效果的信息性消息,但是,您仍需要验证CLKIN是否满足要求以及是否应用了PERIOD约束。

请登录后发表评论

    没有回复内容