10.1时序/约束 – 支持使用FROM-TO约束时的保持时间检查-Altera-Intel社区-FPGA CPLD-ChipDebug

10.1时序/约束 – 支持使用FROM-TO约束时的保持时间检查

问题描述

如何在使用FROM-TO约束时启用保持时间检查?

解决/修复方法

从ISE 9.2i及更高版本开始,FROM-TO约束将对Virtex-5器件执行保持分析。

对于所有其他器件,使用以下内容分析9.1i及更高版本中FROM:TO约束的保留路径:

setenv XIL_TIMING_HOLDCHECKING YES

请登录后发表评论

    没有回复内容